689_Perov_G.V._Skhemotekhnicheskoe_proektirovanie_
.pdfРис. 3.1. – Параметры блока
Для включения в схему устройства заранее спроектированного модуля, необходимо в качестве типа реализации выбрать “Schematic”, и командой Browse выбрать файл *.sch который будет играть роль этого блока. После этого, на нем автоматически будут обозначены входные и выходные контакты, соответствующие входным и выходным портам модуля.
3.4. Порядок выполнения работы
3.4.1. Часть I
3.4.1.1. Создать файл схемы устройства;
3.4.1.2. Выполнить проектирование и моделирование устройства первого иерархического уровня; 3.4.1.3. Выполнить анализ работы устройства;
3.4.1.4. Создать новый файл схемы устройства 3.4.1.5. Выполнить копирование ранее созданной схемы устройства, которое необходимо изменить согласно следующему порядку:
3.4.1.6. Удалить источники входных сигналов;
3.4.1.6. Добавить входные порты;
3.4.1.7. Сохранить измененное устройство.
3.4.2. Часть II
3.4.2.1. Создать новый файл
3.4.2.2. Ввести иерархические блоки, соответствующие схеме устройства первого иерархического уровня; 3.4.2.3. Выполнить проектирование и моделирование основного устройства, согласно индивидуальному заданию;
3.4.2.4. Выполнить анализ работы устройства и убедиться в правильности его функционирования.
3.5. Индивидуальные задания:
Выполнить проектирование устройства 2-го уровня иерархии на основе устройств 1-го иерархического уровня (табл.3.1.)
- 31 -
|
|
Таблица 3.1. |
|
N |
Устройства 1-го |
Устройства 2-го уровня иерархии |
|
п/п |
уровня иерархии |
||
|
|||
|
|
|
|
1. |
JK-триггер |
Четырехразрядный десятичный счетчик |
|
|
|
|
|
2. |
D-триггер |
Четырехразрядный двоичный счетчик, выпол- |
|
няющий счет до 12 |
|||
|
|
||
|
|
|
|
3. |
JK-триггер |
Четырехразрядный двоичный счетчик, выпол- |
|
няющий счет до 13 |
|||
|
|
||
|
|
|
|
4. |
D-триггер |
Четырехразрядный двоичный реверсивный |
|
счетчик, выполняющий счет до 10 |
|||
|
|
||
|
|
|
|
5. |
JK-триггер |
Четырехразрядный двоичный реверсивный |
|
счетчик, выполняющий счет до 14 |
|||
|
|
||
|
|
|
|
6. |
D-триггер |
Четырехразрядный сдвиговый регистр |
|
|
|
|
|
7. |
D-триггер |
Четырехразрядный десятичный счетчик |
|
|
|
|
|
8. |
JK-триггер |
Четырехразрядный двоичный счетчик, выпол- |
|
няющий счет до 12 |
|||
|
|
||
|
|
|
|
9. |
D-триггер |
Четырехразрядный двоичный счетчик, выпол- |
|
няющий счет до 11 |
|||
|
|
||
|
|
|
|
10. |
JK-триггер |
Четырехразрядный двоичный реверсивный |
|
счетчик, выполняющий счет до 12 |
|||
|
|
||
|
|
|
|
11. |
D-триггер |
Четырехразрядный двоичный реверсивный |
|
счетчик, выполняющий счет до 13 |
|||
|
|
||
|
|
|
|
12. |
JK-триггер |
Четырехразрядный сдвиговый регистр |
|
|
|
|
3.6. Пример выполнения работы
3.6.1. Индивидуальное задание:
Выполнить проектирование 4-х разрядного счетчика на D-триггерах по заданию преподавателя ( табл. 3.1).
3.6.2. Часть I
6.2.1.Создать новый проект;
6.2.2.Выполнить проектирование триггера, согласно индивидуальному зада-
нию (табл. 3.1.).
Схема D-триггера при его проектировании в системе OrCAD приведена на рис. 3.2.
На рис. 3.3. приведена схема JK-триггера.
- 32 -
Рис. 3.2. – Схема D-триггера
Рис. 3.3. – Схема JK-триггера
Временные диаграммы функционирования D-триггера приведены на рис. 3.4.
Рис. 3.4. – Временный диаграммы D-триггера, полученые в результате моделирования
3.6.2.3. Создать файл схемы;
˗Скопировать устройство в новый файл.
˗Отредактировать устройство
Удалить генераторы входного сигнала
-33 -
Заменить их входными портами
Подписать порты
˗Сохранить файл
Результат выполнения данного пункта приведен на рис. 3.5.
Рис. 3.5. – Результат редактирования устройства, для использования его в качестве блока
3.6.3. Часть II
3.6.3.1. Создать новый файл.
3.6.3.2. Выбрать 3.6.3.3. Размесить блок на рабочей поверхности
3.6.3.4. Дважды кликнуть по нему, и выбрать в параметрах команду «Browse». Выбрать сохранённый файл измененного устройства (с портами ввода и вывода)
3.6.3.5. Расположить четыре блока (рис. 3.6.).
Рис. 3.6. – Иерархические блоки, полученые из спроектированного ранее устройства
- 34 -
3.6.3.6. Проектирование счетчика, согласно индивидуальному заданию
Рис. 3.7. – Спроектированный счетчик
3.6.3.7. Провести моделирование, для проверки корректности работы схемы
(рис. 3.8.).
Рис. 3.8. – Временные диаграммы работы счетчика
3.7. Содержание отчёта.
3.7.1. Цель и задачи работы
3.7.2. Краткие теоретические сведения по иерархическим блокам
3.7.3. Описание процесса самостоятельного выполнения работы с пояснениями 3.7.4. Результаты моделирования счетчика в виде графика выходного сигнала 3.7.5. Обсуждение результатов моделирования.
- 35 -
Лабораторная работа №4
Синтез и моделирование комбинационных устройств, заданных в табличной форме
4.1 Цель и задачи лабораторной работы
Цель: научиться получать аналитическое выражение функции в СДНФ, минимизировать представление заданной логической функции различными методами (методом Квайна; в базисе И-НЕ, ИЛИ-НЕ) моделировать синтезированное устройство в системе OrCAD.
Задачи:
Получить аналитическое представление функции в СНДФ и минимизировать заданное представление логической функции;
Выполнить моделирование заданного устройства логической функции в системе OrCAD.
4.2. Подготовка к работе 4.2.1. Изучить следующие материалы курса:
–Понятие жизненного цикла изделий;
–Понятие о конструкторских и технологических САПР.
4.2.2. Контрольные вопросы
4.2.2.1. Информационная поддержка этапов жизненного цикла изделий - CALS технологии. (И.П. Норенков. Основы автоматизированного проектирования. Учебник. Изд-во НГТУ им. Н.Э. Баумана, М., 2002 г, стр.291-295).
4.2.2.2. Состав и основные функции САПР ALTIUM DESIGNER. В.Ю. Суходольский. Сквозное автоматизированное конструкторско-технологическое проектирование печатных узлов РЭС. (Сквозное проектирование функциональных узлов РЭС на печатных платах в САПР ALTIUM DESIGNER 6. ч.1 Учебное пособие, Изд-во СПбГЭТУ “ЛЭТИ”, С.-П., 2008. стр.5-10.)
4.2.2.3 Содержание Data Sheet (Спецификации) полевых и биполярных транзисторов (электронный ресурс datasheet locator).
4.2.2.4. Проблемы проектирования и оптимизация конструкций РЭС (С.М. Бородин. Общие вопросы проектирования РЭС, Учебное пособие, Ульяновский университет, 2007 г., стр.13-17).
4.2.2.5. Методы и принципы конструирования РЭС (С.М.Бородин. Общие вопросы проектирования РЭС, Учебное пособие, Ульяновский университет, 2007 г., стр.34-48).
-36 -
4.2.2.6. Состав технологической документации производства РЭС. М.Селиванова Технология радиоэлектронных средств. Учебное пособие. Изд-во ТГТУ, 2010 г. стр. 36-40)
4.3. Теоретические сведения
Комбинационная логическая схема (КЛС) – это преобразователь совокупности входных логических уровней (входного слова или входного кода) в выходное слово (выходной код) без запоминания. При изменении входных сигналов практически мгновенно изменяется код на выходе устройства. Небольшая временная задержка, вносимая комбинационной схемой, обусловливается в основном инерционностью транзисторов.
Реализация КЛС предполагает выбор определенных логических элементов из заданного набора и их соединение таким образом, чтобы обеспечивалась зависимость цифровых выходных сигналов от входных с заданными правилами функционирования. КЛС в настоящее время реализованы также в интегральных комбинационных логических микросхемах малой степени интеграции, ТТЛ-, ЭСЛ- и КМОП-типов.
4.4. Порядок выполнения работы
4.4.1.По таблично заданной функции получить ее аналитическое представление в СНДФ 4.4.2. Выполнить моделирование синтезированного устройства в системе
OrCAD
4.4.3. Получить минимизированное заданной представление логической функции, воспользовавшись методом Квайна.
4.4.4. Выполнить моделирование полученного устройства в системе OrCAD в базисе И, ИЛИ, НЕ 4.4.5. Получить аналитическое описание функционирования устройства в бази-
сах И-НЕ и ИЛИ-НЕ и выполнить их моделирование.
4.5. Задания к лабораторной работе (табл. 4.1.)
- 37 -
- 38 -
4.6. Содержание отчёта.
4.6.1.Цель и задачи работы 4.6.2.Краткие теоретические сведения о логических функциях в СДНФ
4.6.3.Аналитическое описание функционирования устройства в КМОП базисах И-НЕ и ИЛИ-НЕ 4.6.4.Описание процесса самостоятельного выполнения работы с пояснениями
4.6.5.Результаты моделирования устройства в соответствии с заданием. 4.6.6.Обсуждение результатов моделирования.
- 39 -
Лабораторная работа № 5
Применение пятизначного моделирования для анализа цифровых элементов в системе автоматизированного проектирования OrCAD. Исследование статических и динамических рисков сбоя
5.1.Цель и задачи лабораторной работы
Цель: Научиться применять пятизначное моделирование для анализа цифровых элементов в системе OrCAD, исследовать статические и динамические риски сбоя, а также исследовать динамические характеристики цифровых элементов различных серий.
Задачи:
˗Исследование динамических характеристик цифрового устройства для различных источников питания;
˗Исследование статических и динамических рисков сбоя
5.2. Подготовка к работе 5.2.1. Изучить следующие материалы курса:
˗Понятие о технологических процессах и операциях производства РЭС;
˗Основные параметры, определяющие надежность РЭС;
˗Конструирование модулей различного уровня при проектировании РЭС.
5.2.2. Контрольные вопросы
5.2.2.1. Состав конструкторской документации (ГОСТ 2.102-2013)
5.2.2.2. Документооборот в системах сквозного проектирования конструкций и технологий РЭС; базы данных, их организация и пополнение (Е.И. Кротова Основы конструирования и технологии производства РЭС. Учебное пособие. ЯрГУ Ярославль, 2013 г., стр.52-70)
5.2.2.3. Методы борьбы с организованными помехами. (А.П. Пудовкин и др. Электромагнитная совместимость и помехозащищенность РЭС. Учебное пособие, Изд-во ТГТУ, г. Тамбов. 2013 г., стр.35-60)
5.2.2.4. Система на кристалле. Определение, архитектура, СНК. Особенности проектирования. (А.А. Иванов, А.П. Рыжов. Проектирование систем на кри-
сталле средствами Cadence, http://www.intsys.msu.ru/, стр. 1-75).
5.2.2.5. Проектирование конструкций модулей и блоков II-го и III-го уровней (Д.Ю. Муромцев и др. Конструирование узлов и устройств электронных средств. Учебное пособие. Изд-во «Феникс» г. Ростов-на-Дону, 2013 г.стр.
220 244).
- 40 -