книги / Технические средства автоматизации химических производств
..pdf3.2. Микросхемы малой степени интеграции
Кмалым интегральным схемам (МИС) относят логические элементы
итриггеры.
Логические элементы. Простейшие логические операции выполняют логические элементы, представленные в табл. 3.2. Совокупность минимального числа элементов, с помощью которых можно реализо вать любую логическую функцию, образует функционально полную систему элементов. Так, элементы НЕ, И, ИЛИ образуют полную сис тему. Логические элементы И - НЕ и ИЛИ - НЕ по отдельности также являются функционально полными. На практике использование одного функционально полного элемента и даже полной системы элементов часто вызывает избыточный расход микросхем. Поэтому в большинстве серий МИС выпускают наборы элементов, превышающие функционально полную систему.
Операцию логического отрицания обозначают кружком на выходе элемента, а соответствующие входы или выходы называют инверс ными (в противопоставление прямым входам и выходам). Элемент НЕ вырабатывает сигнал на выходе, противоположный по значению сигналу на единственном входе.
Логические элементы И, ИЛИ, И-НЕ, ИЛИ-НЕ могут иметь более двух входов. Выходной сигнал элемента И равен ”1”, если все вход ные сигналы * 1 и х 2равны ”1”. Выходной сигнал у элемента ИЛИ равен ”1”, если хотя бы один из входных сигналов х 2 равен ” 1”. Выход ной сигнал элемента И - НЕ равен ”1”, если хотя бы один из входных сигналов равен ”0”. Выходной сигнал элемента ИЛИ-НЕ равен ” 1”, если все входные сигналы равны ”0”. На выходе элемента "Исклю чающее ИЛИ” сигнал равен ”1”, если логическая ”1” есть только на одном из нескольких выходов. Работа двухвходового элемента "Исключающее ИЛИ” подобна работе двухвходового элемента "Сум матор по модулю 2 ”, который на выходе вырабатывает логическую ”1”, если на нечетном числе входов сигналы равны ”1”. "Сумматор по модулю 2” обозначают на схемах как М2, а реализуемую им логичес кую операцию записывают с использованием знака в, например у а - х \в х 2. Выходной сигнал элемента "Запрет” равен ”0” при запрещаю щем сигнале ” 1” на инверсном входе, независимо от сигнала на пря мом входе.
Обычно число входов логических элементов не превышает восьми. Мощность типовых логических элементов такова, что к их выходу можно подключать не более 10 входов других элементов, т.е. коэф фициент разветвления равен 10. Микросхемы, имеющие повышенную нагрузочную способность, позволяют подключать к их выходам до 30 входов МИС той же серии.
Интегральные микросхемы обычно содержат несколько однотипных логических элементов или их комбинации. МИС с одноступенчатой логикой содержат только независимые логические элементы, подоб ные тем, что представлены в табл. 3.2. МИС с двухступенчатой логикой содержат два последовательно включенных элемента с одноступен-
51
Таблица 3.2. Соответствие входных и выходных сигналов логических элементов |
|
|||||
Логический |
Обозначение |
Логическое |
|
Значения у |
|
|
элемент |
|
выражение |
|
прих1,Х2 |
|
|
|
|
|
О ^ Г 0,1 |
П 1,0 |
1,1 |
|
НЕ |
|
У~х 1 |
1 |
1 |
0 |
о |
(инвертор) |
|
|
|
|
|
|
И |
|
У ~ х \ х 2 |
0 |
0 |
0 |
1 |
(коньюнктор) |
|
|
|
|
|
|
ИЛИ |
|
У ~ х |
0 |
1 |
1 |
1 |
(диэьюнктор) |
|
|
|
|
|
|
И- НЕ |
|
У в * 1 * 2 |
1 |
1 |
1 |
0 |
И Л И -Н Е |
У я х \ Ч х 2 |
1 0 |
0 |
0 |
Исключающее,ИЛИ |
у шх\х гУх\хг |
0 |
1 |
1 |
о |
Запрет по х% |
У я х 1*2 |
0 |
0 |
1 |
о |
Импликатор |
— |
У я х хМхг |
1 0 |
1 1 |
ОТЛГ2 ВХ1
чаюй логикой. На рис. 3.1 показаны условные обозначения некоторых типовых элементов МИС различных серий. На них не показывают вь|воды для подключения общей точки схемы и напряжения питания.
Микросхема К155ЛАЗ (рис. 3.1,а) содержит четыре логических элемента 2ИНЕ (цифра ”2 ” показывает число входов у одного эле’ мента). Микросхемы К155ЛА6 (рис. 3.1,6), содержащая два элемента
52
— (
«>
&<
а 5
1
Е
Е
1
‘Л
—<
«1
г
т
к
в
2Ц1 3
_к
э
к
>М
>М
3
Рис. 3.1. Условные обозначения логических элементов:
а-4 х 2 И -Н Е ; б -2 х 4 И -Н Е ; в - 2х2И—2ИЛИ—НЕ; г - расширитель; д -2х4ИЛИ; е - селектор;
ж— бхИЕ; з —мажоритарный элемент
4ИНЕ имеет повышенную нагрузочную способность, что обозначается треугольником на поле условного изображения. Микросхема К155ЛР1 (рис. 3.1, в) содержит два элемента 2И-2ИЛИ-НЕ. В одной из частей этой микросхемы может быть увеличено на единицу число логических элементов типа И, подключаемых к элементу ИЛИ. Для этого необхо димо использовать так называемый расширитель по ИЛИ, который подключают к специальным выводам Э (эмиттера) и К (коллектора). К этим выводам параллельно можно подсоединять несколько расшири телей, например два четырехвходовых, входящих в состав микрос хемы К155ЛД1 (рис. 3.1, г).
В серии ”Логика-И” логические элементы имеют расширительный вход Е, как, например, у элемента И-105, реализующего две функции 4ИЛИ (рис. 3.1, д). Для данного элемента путем объединения входов Е можно, используя лишь один выход, получить функцию 8ИЛИ. В некоторых микросхемах входы нескольких логических элементов соединены друг с другом, что расширяет возможности устройства. Например, схему 564ЛС2 (рис. 3>1,е) можно использовать в качестве
53
четырехканального переключателя логических сигналов - селектора. Для одного канала х\ VIV *2 у2 - Для управляющих сигналов VI = 1, У2 = 0 на выход у поступит сигнал х \ . Для сигналов VI = О, У2 = 1 выход ной сигнал у эквивалентен Х2.
Многие МИС выполняют с ключами на выходе, что позволяет получать кроме двух логических сигналов ”0 ” и ”1” еще и третье высокоимпедансное состояние "отключено”, соответствующее отсо единению выходного вывода от внутренних цепей микросхемы. Введение высокоимпедансного состояния, обозначаемого 2,> позво ляет поочередно подключать несколько микросхем к одному и тому же приемнику информации. Например, микросхема 564ЛН1 (рис. 3.1,ж) представляет собой шесть мощных инверторов с тремя выходными состояниями. При сигнале управления С3=1 (иногда этот сигнал обозначают ЕЕ) все инверторы находятся в высокоимпедансном состоянии, независимо от сигналов на других входах. При сиг налах управления С3=0 и СХ=1 (иногда обозначают V) на всех выхо дах микросхемы безусловно устанавливается логический ”0 ”.
Микросхема 564ЛП13 (рис. 3.1, з) представляет собой три трехвхо довых мажоритарных логических элемента М, у которых на выходе формируется логический ”0 ” при подаче на любые два входа напряже ния высокого уровня, т.е. состояние мажоритарных элементов зависит от состояния большинства входов.
Некоторые микросхемы имеют выход с открытым коллектором. Для нормальной работы таких микросхем требуется подключение выхода к источнику питания через внешнюю нагрузку. Внешней нагрузкой могут быть резисторы, реле и другие элементы. Удобство таких микро схем состоит в том, что нагрузка может быть подключена к независи мому источнику питания с повышенным напряжением (до 30 В).
Триггеры. Схемы с логическими элементами, между которыми включены обратные связи, могут запоминать информацию. Такие схемы называют триггерами. Триггер имеет два устойчивых состояния, которые определяются значением выходного сигнала (2. При ( 2 = 1 триггер находится в единичном состоянии; при (2 = О -в нулевом. Обычно триггер имеет и инверсный выход (2. Под воздействием вход ных сигналов триггер скачкообразно переходит из одного состояния в другое.
По способу организации логических связей триггеры подразделяют на четыре основных типа: Д $ - с установочными входами; Т- счетные; И - задержки; Ж - универсальные [13]. Каждый символ в обозначении триггера соответствует наличию аналогичного информационного входа.
В логических устройствах широко используют синхронные триггеры, имеющие дополнительный вход управления С, называемый тактовым. Сигнал на тактовом входе определяет интервалы времени, в течение которых состояние триггера приходит в соответствие со значениями сигналов на информационных входах. Наиболее часто применяют триггеры с динамическим тактовым входом, у которых
54
установка нужного состояния происходит в моменты, когда сигнал С меняется с ”ГГна ”0 ” (срабатывание по срезу) или с ”0 ” на ”1” (сраба тывание по фронту).
Триггеры типа КЗ и О могут иметь статический тактовый вход. В этом случае триггер реагирует на сигналы, действующие на информа ционных входах только при наличии единичного (при прямом управ лении) или нулевого (при инверсном управлении) сигнала С на так товом входе.
Триггеры КЗ и Т выпускают также в асинхронном варианте, т.е. без тактового входа С. Работа асинхронного ^5-триггера эквивалента работе синхронного триггера, у которого на статическом тактовом входе есть сигнал, допускающий его переключение. Особенность асинхронного Т-триггера состоит в том, что он имеет динамический вход, при котором состояние изменяется на противоположное при формировании фронта (прямой вход) или среза (инверсный вход) входного сигнала.
Ниже для синхронных триггеров представлены значения выходного сигнала О в зависимости от информационных и входных сигналов до срабатывания триггеров (срабатывание происходит после появления сигнала на тактовом входе):
Сигналы на информационных входах:
к, к |
0 |
0 |
1 |
1 |
3,1, Т, Б |
0 |
1 |
0 |
1 |
Сигнал на вы ходе триггера типа: |
|
|
|
|
Ж |
0 |
1 |
0 |
|
0 |
1 |
0 |
О |
|
Я |
0 |
1 |
0 |
1 |
Т |
0 |
е |
0 |
0 |
Для Я5-триггера сочетание сигналов К - 0, 5 - 0 переводит его в режим хранения информации, при котором на выходе триггера сох раняется состояние, существовавшее ранее. Комбинацию сигналов К - 1 , 3 - I называют запрещенной, так как сигнал на прямом выходе, соответствующий этой комбинации, может быть утерян при переходе в режим хранения информации из-за состязательности переходных процессов.
ДляЖ-триггера сигналы/* 1, К = 1 вызывают изменение состояния триггера на противоположное по отношению к ранее существовавшему состоянию.
Некоторые триггеры имеют подготовительный вход V разрешения приема информации. При V = 1 триггеры работают в нормальном режиме, а при 7 * 0 триггеры сохраняют прежнее состояние незави симо от изменения сигналов на других входах.
На рис. 3.2 представлены схемы триггеров различных типов. На рис. 3.2, а показана схема асинхронного #5-триггера с использованием элементов ИЛИНЕ. Входы К и З служат для установления триггера в состояние ”0” и ”1” . Если на входах триггера с исходным состоя-
55
Рис. 3.2. Принципиальные схемы триггеров:
в — асинхронного ЯЯ-триггера на элементах ИЛИ—НЕ; 5 —асинхронного Я$-триггера на элементах И—НЕ; в —Я5-триггера со статическим тактовым входом; г —двухступенчатого Я5-*риггера; д — асин хронного Ттриггера; е —синхронного Птриггчра; ж —двухступенчатого /К-триттера; э — синхронного Г-триггера
нием 0 = 1 действуют сигналы В = 5 = 0, то оба элемента Ш)1 и йЮ2
работают по отношению к сигналам |
0 |
как элементы НЕ, и состоя |
ние триггера сохраняется. Если на |
вход триггера подать |
|
сигнал Д*1, 5 = 0, то сигнал К установит |
выход элемента 1Ю1 в ”0”, |
и на инверсном выходе триггера сформируется ” 1”. Этот сигнал прохо дит на нижний вход элемента Ш)1, но не вызывает никаких измене ний, так как при входных сигналах 1,0 и 1,1 на выходе элемента Д0 1 сохраняется ”0”. Повторная подача сигналов В = 5 - 0 не приводит к изменению состояния триггера, поскольку выходной сигнал элемента ВД1 равен ”0 ” как при входных сигналах 1,1, так и при сигналах 0 ,1.
В т р и г г е р е типа В 5 на элементах И-НЕ (рис. 3.2,6) требуется установка дополнительных инверторов. В противном случае триггер имеет инверсное управление, так как устанавливается в состояние ” 1” сигналами 5 = 0, В - 1, а в состояние ”0” - сигналами 5 = 1, Д = 0 . В
56
тригг ере с и н в е р с н |
ы м у п р а в л е н и е м |
комбинации |
сигналов |
В = 5 = 0 запрещена, а |
режим хранения |
информации |
наступает |
при 5 = Д = 1.
На рис. 3.2,6 приведена схема синхронного К5 - триггера со статическим тактовым входом. Если на вход С подан сигнал, равный 1, этот триггер работает так же, как триггер на рис. 3.2,6; при нулевом сигнале на входе С состояние триггера изменить входными сигналами нельзя.
Для организации динамического тактового входа используют различные схемы. К ним относят двухступенчатые триггеры, срабаты вающие по срезу тактового импульса.
На рис. 3.2,г показана схема д в у х с т у п е н ч а т о г о с и н х р о н ного # 5 - т р и г г е р а . Он содержит два одноступенчатых Д5*триггера и инвертор. При поступлении на вход первого триггера ГГ 1 единич ного тактового сигнала входная информация будет записываться в триггер ГГ1. При переходе тактового сигнала в ноль триггер ГГ1 перейдет в режим хранения информации, а триггер ГГ 2 примет инфор мацию из ГГ1. Таким образом, состояние двухступенчатого триггера изменится при окончании действия тактового сигнала. Для обозначе ния такого триггера используют символ ТТ и л и М3.
На основе двухступенчатых В 5-триггеров строят триггеры других типов. На рис. 3.2,д показана схема асинхронного Г - триггера, срабатывающего по срезу входного сигнала. В данном случае счетным входом Т-триггера является тактовый вход двухступенчатого К5-триггера. Ввиду наличия перекрестных обратных связей при
каждом окончании единичного счетного сигнала |
Т в В 5 -триггер |
записывается состояние, противоположное ранее хранимому. |
|
На рис. 3.2,е показана схема синхронного |
Г - триггер а . |
Выходной сигнал ^ триггера повторяет входной сигнал Г в момент окончания единичного тактового сигнала С. Это связано с тем, что при Г « 1 на входе #$-триггера возникают сигналы 5 = 1, В « 0, которые устанавливают этот триггер в единичное состояние. ПриГ =0 на входах ^триггера формируются сигналы 5=0, В - 1, которые устанавливают триггер в нулевое состояние. В периоды времени, когда тактовый сигнал постоянен и равен 0 или 1, состояние Г-триггера не изменяется. Двухступенчатый синхронный Г-триггер может задерживать прохож дение входного сигнала на период следования тактовых и м п у л ьс о в .
На рис. 3.2,ж показана схема д в у х с т у п е н ч а т о г о .//С-триг гера . При <2 = 0 он работает следующим образом. Если на обоих входах 1 и К единичный сигнал, то 5 = 1, а В - 0. Таким образом, в результате действия тактового среза установится состояние 0 = 1. Следующий тактовый срез изменит состояние триггера на обратное. Если ] « 1, а К = 0, то независимо от состояния триггера на входе В будет нулевой сигнал. При нулевом состоянии триггера на входе 5 будет единичный сигнал, и при формировании тактового среза триггер установится в единичное состояние. Если триггер уже находится в
57
а |
6 |
8 |
Рис. 3.3. Изображения микросхем:
а —Ж-триггера; б —15-триггера; в —Я$-триггера
единичном состоянии, то на входе 8 будет нулевой сигнал, и триггер перейдет в режим хранения записанного состояния.
Путем различного включения двухступенчатого Ж-триггера можно получать все другие типы триггеров. Например, при коммутации триггера, показанной на рис. 3.2,з, можно получить а с и н х р о н н ы й Г- триггер (входные сигналы на рисунке обозначены без скобок), си нхрон ный Г- триггер, тактируемый срезом (входные сигналы проставлены в круглых скобках), и Г 7 - три ггер (входные сигналы помещены в квадратные скобки).
Синхронные триггеры различных типов могут быть снабжены цепями асинхронной установки триггера в ноль (вход очистки Я) и единицу (вход предустановки 5). В этом случае переключение выход ного сигнала синхронного триггера возможно только тогда, когда на асинхронных входах установлены сигналы, соответствующие режиму хранения информации.
На рис. 3.3 даны условные изображения микросхем с триггерами. Микросхема К155ТВ1 (рис. 3.3, с) представляет собой двухступенчатый Ж-триггер с дополнительными инверсными входами 5 и Я асинхрон ной установки состояния ”1” и ”0”. Сигналы на асинхронных входах переключают триггер независимо от сигналов на входах синхронного триггера. Три входа 3 подаются на внутренний логический элемент И. Три входа К также связаны операцией И.
Микросхема К155ТМ8 (рис. 3.3, б) представляет собой четыре Л-триг- гера, имеющих общий тактируемый фронтом вход С. Кроме того, микросхема имеет общий инверсный вход независимой установки триггеров в нулевое состояние.
58
3.3. Микросхемы средней степени интеграции
К микросхемам средней степени интеграции (СИС) относят преобра зователи кодов, коммутаторы, арифметические устройства, счетчики и регистры. Эти микросхемы в устройствах логического управления применяют для выполнения сложных логических функций - таких как селектирование различных функциональных блоков, цикличес кий опрос датчиков, сравнение текущих и заданных значений сигна лов, счет числа событий, хранение и передача многоразрядных кодов.
Преобразователи кодов. Эти устройства переводят одну разновид ность кода в другую. Число входов и выходов у преобразователя кодов может быть не равно друг другу. Условно преобразователи кодов изображают на схемах символом х/у.
В виде СИС выпускают преобразователи цифовых сигналов четырех разрядного двоичного кода в сигналы семисегментного кода. Эти преоб разователи работают совместно с семисегментными буквенно-цифро выми индикаторами. Разновидностью преобразователей кодов являют ся шифраторы и дешифраторы, работающие соответственно с входным или выходным унитарным кодом. В унитарном коде все разряды, кроме любого одного, имеют одинаковые сигналы. Шифраторы обычно выполняют в виде микросхем, имеющих 8 входов и 3 выхода (на схемах шифраторы обозначают символом СД). Каждый выходной трехразрядный код определяет, на какой из восьми входов подан единичный сигнал.
Д еш ифратор имеет единичный или нулевой, в зависимости от типа СИС, сигнал только на одном из выходов, выбор которого произ водится комбинацией входных сигналов. Для N выходных сигналов дешифратор строят следующим образом. Формируют множество из 2N сигналов, половина из которых является входными, а остальные - их инверсиями, полученными с помощью элементов НЕ. На входы 2N элементов типа И с N выходами подают неповторяющиеся комбинации сигналов из упомянутого множества. Выходы элементов И используют в качестве выходов дешифраторов. Построенный таким образом дешифратор называют полным. Неполные дешифраторы имеют число выходов меньше, чем 2**. Некоторые дешифраторы имеют разреша ющий вход, сигнал с которого непосредственно или через инвертор подают на дополнительный вход логических элементов И.
На рис. 3.4 показано условное изображение микросхемы К155ИДЗ, которая преобразует четырехразрядный код в код ”1 из 16”. Опреде ленной комбинации входных сигналов соответствует ноль на одном из выходов. Микросхема работает как полный дешифратор только при разрешающих сигналах УО » VI = 0. При других значениях разреша ющих сигналов на всех выходах дешифратора устанавливается логи ческая единица.
Разрешающие входы У0 и VI можно использовать для увеличения разрядности дешифруемого кода при совместной работе нескольких дешифраторов с малой разрядностью. -С этой целью N младших разря дов дешифруемого кода подключены параллельно к информационным
59
Рис. 3.5. Изображение мультипликатора: а — одноканального; б —двухканального
входам всех дешифраторов малой разрядности. Оставшиеся старшие разряды дешифруемого кода подают на вспомогательный дешифратор, выходы которого соединены с одним разрешающим входом каждого дешифратора с малой разрядностью. Выходы всех дешифраторов с малой разрядностью в совокупности формируют выходной унитарный код расширенного дешифратора.
Примером неполного дешифратора может служить микросхема К155ИД1, которая имеет 4 входа и 10 выходов. Подключение выходов дешифратора к электродам газоразрядного индикатора обеспечивает высвечивание одной из десяти цифр при подаче на дешифратор соот ветствующего двоичного числа.
Коммутаторы. К коммутаторам логических сигналов относят мультиплексоры и демультиплексоры. Мультиплексоры коммутируют сигнал с одного из многих информационных входов на единственный выход. Выбор канала передачи осуществляют сигналы на управля ющих (адресных) входах. Демультиплексор коммутирует сигнал с единственного входа на один из нескольких выходов.
М у л ь т и п л е к с о р в большинстве случаев представляет собой селектор (по типу схемы, представленной на рис. 3.1,е ), управляющие входы которого соединены с выходом дешифратора. В некоторых мультиплексорах, выполненных по КМОП-технологии, вместо селек торов используют управляемые ключи, имеющие общий вывод. На рис. 3.5,а показано условное изображение микросхемы К155КП7, которая коммутирует сигнал с восьми входов на один выход. Микросхема имеет дополнительный инверсный выход и разрешающий: вход V. При V = 0 трехразрядный код на адресных входах А, В, С определяет информационный вход, с которого передается сигнал на выход муль-
60