- •Основы вычислительной техники
- •Оглавление
- •Раздел 1. Методические вопросы 7
- •Раздел II. Математические, логические и аппаратные основы вт 31
- •Раздел III. Сложные комбинационные функциональные узлы 72
- •Раздел IV. Последовательностные и релаксационные функциональные узлы 111
- •Раздел V. Архитектура средств вт 159
- •Введение
- •Раздел 1. Методические вопросы Лекция 1. Сведения о дисциплине
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Распределение трудоемкости
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Введение. Методические вопросы – 2 часа.
- •Раздел II. Математические, логические и аппаратные основы вт – 6 часов.
- •Раздел III. Сложные комбинационные функциональные узлы вт – 8 часов.
- •Раздел IV. Последовательностные и релаксационные функциональные узлы вт – 8 часов.
- •Раздел V. Архитектура средств вт – 10 часов
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и экзамену:
- •Событие – сигнал – данные
- •Раздел II. Математические, логические и аппаратные основы вт Методические рекомендации для студентов
- •Лекция 2. Варианты выполнения интегральных микросхем
- •2.1. Начальные сведения
- •2.2. Классификация имс
- •Определение
- •2.3. Сравнительный анализ имс семейства ттл различных серий
- •2.4. Особенности применения микросхем с ттл логикой
- •2.5. Варианты выполнения выходного каскада имс семейства ттл
- •2.6. Характеристика логического элемента
- •Лекция 3. Понятие кодирования и разновидности кодов
- •3.1. Основные положения
- •3.2. Специальные виды кодов
- •Лекция 4. Системы логических функций и их реализации
- •4.1. Основные тождества алгебры логики (повторение) 4
- •4.2. Системы логических функций от 1 и 2 аргументов
- •4.3. Минимизация логических функций
- •Метод Карно-Вейча
- •4.4. Материал для самостоятельной работы Дополнительные возможности логических преобразований на базе комбинационных микросхем ттл
- •Раздел III. Сложные комбинационные функциональные узлы Методические рекомендации для студентов
- •Лекция 5. Сложные комбинационные схемы
- •5.1. Преобразователи кодов: классификация, назначение и функционирование
- •5.2. Шифраторы и дешифраторы семейства ттл: функционирование и использование
- •Лекция 6. Коммутаторы
- •6.1. Общее определение, классификация, назначение и функционирование
- •6.2. Функциональные схемы коммутаторов
- •6.3. Реализации коммутаторов информационных потоков
- •Лекция 7. Преобразователи специальных кодов и схемы анализа кодов
- •7.1. Преобразователи специальных кодов
- •7.2. Схемы анализа кодов
- •7.3. Арифметико-логические устройства
- •Лекция 8. Комбинационные микросхемы с программируемыми функциями и пзу
- •8.2. Постоянные запоминающие устройства
- •Флэш-память
- •Раздел IV. Последовательностные и релаксационные функциональные узлы Методические рекомендации для студентов
- •Лекции 9-10. Последовательностные (накапливающие) схемы
- •9.1. Последовательностные микросхемы и узлы на их основе
- •9.2. Триггеры Разновидности триггеров
- •Преобразование триггеров
- •9.3. Регистры
- •9.4. Счетчики: классификация, функционирование, использование.
- •Лекция 11. Микросхемы оперативной памяти
- •Лекция 12. Релаксационные функциональные узлы
- •12.1. Основные положения
- •12.2. Одновибраторы
- •12.3. Мультивибраторы
- •Раздел V. Архитектура средств вт Методические рекомендации для студентов
- •Вопросы для экзамена Теоретическая часть
- •П римеры практических заданий
- •Заключение
- •Приложение Зарубежные аналоги наиболее распространенных микросхем ттл малой и средней интеграции
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
2.4. Особенности применения микросхем с ттл логикой
При работе ТТЛ-логики наблюдаются достаточно сильные всплески токов (особенно на выходе), которые могут создавать паразитные наводки на цепях питания, приводя к сбоям самих ТТЛ элементов. Для борьбы с этим явлением необходимо руководствоваться следующими правилами:
Питание ТТЛ микросхем организуется в виде двух шинок (обычно из медных или латунных полос) с короткими отводами печатных дорожек к выводам питания. При многослойном монтаже выделяются отдельные слои для шинок питания. Применение разветвлённых дорожек питания запрещено.
Между шинками питания устанавливаются блокировочные конденсаторы с малой паразитной индуктивностью (керамические или слюдяные). Минимальная ёмкость, количество блокировочных конденсаторов определяется инструкцией по монтажу ТТЛ-микросхемы.
Не всегда все имеющиеся входы ТТЛ элемента используются в конкретной схеме. Если по логике работы на входе необходим нулевой сигнал, то неиспользуемые входа соединяются с общим проводом. При другом варианте (подача 1) возможны варианты:
Для собственно ТТЛ-схемы неиспользуемые входы можно никуда не подключать, но из-за паразитной ёмкости будет появляться задержка прохождения сигнала (около 2 нс на один вход), кроме того, на не присоединённые входы могут наводиться помехи. У ТТЛШ оставлять не подключёнными неиспользуемые входы запрещено.
Можно соединить используемые и не используемые входы (если это допустимо по схеме), но это увеличивает нагрузку на источник сигнала и также увеличивает задержку.
Неиспользуемые входы можно присоединить к выходу инвертирующего элемента, входы которого подсоединяются к общему проводу.
Неиспользуемые входы можно присоединить к источнику питания через резистор - для одних серий (количество одновременно подключаемых входов к одному резистору и величина этого сопротивления регламентируются соответствующими инструкциями) или непосредственно к питанию – для других.
2.5. Варианты выполнения выходного каскада имс семейства ттл
В СУ ПР интегральные МС работают не только на микросхемы той же серии, но и на микросхемы других серий, на индикаторы, реле, длинные линии, шины и т.п. нестандартные нагрузки. Соответственно, их выходной каскад может иметь разное исполнение (в скобках приведены соответствующие знаки на условных графических обозначениях элементов /3/):
– активный или стандартный;
– пассивный: ↑ записать состояния ↓
– буферный ( ) – с повышенной нагрузочной способностью;
– с открытым кол-ром ( );
– с открытым |
эмиттером ( );←↑ записать состояния ↓ |
– с высокоимпедансным (Z-) состоянием ( ).
В специальных сериях микросхем встречаются выходные каскады:
– с изолированным транзистором ( );
– с несвязанными транзисторами ( ).
Схемы основных вариантов исполнения выходного каскада приведены на рис. 6 (справа).
Транзисторы выходных каскадов специального исполнения могут быть рассчитаны на повышенное напряжение (обычно на 15 В, а в МС К155ЛП7 – на 30 В). Существуют также специальные серии ИМС с повышенной нагрузочной способностью выходов и значительным коммутируемым напряжением.
Студентам следует знать устройство всех перечисленных выходных каскадов, их возможные состояния и свойства. Подробно они рассматриваются в лекционном курсе и в /5, 1/.
Рис. 6
При изучении этого вопроса главное – определить пути протекания токов при всех возможных состояниях выходов (лог.0, лог.1, высокоимпедансное или Z-состояние) и номиналы этих токов.