книги / Надежность и диагностика компонентов инфокоммуникационных и информационно-управляющих систем
..pdfТЕМА 18. КОНТРОЛЕПРИГОДНОЕ ПРОЕКТИРОВАНИЕ. МЕТОД ВНУТРЕННЕГО СКАНИРОВАНИЯ
Метод внутреннего сканирования изложен в учебном пособии [3].
Рассмотрим некоторые основные положения контролепригодного проектирования цифровых устройств, и в частности особенности метода внутреннего сканирования. Как отмечалось ранее, диагностические модели современных цифровых устройств (ЦУ), построенные на СБИС, имеют огромную размерность. Поэтому вычислительные и временные затраты на генерацию тестов в классической постановке (использование для тестирования только внешних выводов) являются практически не реализуемыми. Существенны также затраты на оценку полноты тестов моделированием неисправностей. Стремление к сокращению затрат привело к постановке задачи тестопригодного проектирования, которую неформально можно сформулировать следующим образом: придать цифровому устройству свойства, позволяющие решать задачи генерации, оценки полноты и реализации диагностических тестов без превышения установленных затрат.
Задача сводится к разработке средств, улучшающих управляемость и наблюдаемость внутренних компонентов ЦУ за счет введения дополнительных элементов. Под управляемостью понимается простота установки фиксированных значений в узлах схемы ЦУ путем приложения к входам схемы соответствующих воздействий, а под наблюдаемостью – простота установки фиксированных значений сигналов в выделенных узлах схемы ЦУ, обеспечивающих зависимость выходов схемы от значений внутренних узлов схемы.
Метод внутреннего сканирования разработан для синхронных ЦУ, представленных моделью, показанной на рис. 18.1.
Элементы схемы ЦУ входят в две основные части модели – комбинационную часть (КЧ) и часть, состоящую из элементов памяти (ЭП), управляемых тактовыми импульсами С. Входы КЧ
131
разделяются на внешние входы X и входы цепи обратной связи Y (внутренние переменные). Значения на внешних выходах Z схемы зависят от текущих значений сигналов на входах Х и состояний элементов памяти. Следующее состояние ЭП зависит от значений Х и состояний самих ЭП в текущий момент времени. Эта зависимость и является источником всех проблем при генерации тестов. Входы Х – единственные входы, которыми может управлять разработчик тестов. Единственными выходами, на которых можно наблюдать состояния, являются выходы Z. Управление ЭП и наблюдение за их состоянием можно осуществить только через КЧ. Задача о том, какую из частей схемы проверять первой, решается с учетом условия, что ни одна из двух частей схемы непосредственно не управляема и не наблюдаема и части схемы определяют состояния друг от друга.
Рис. 18.1. Модель синхронного ЦУ с вынесенными элементами памяти
132
Внутреннее сканирование позволяет решать эту проблему уменьшением сложности доступа к различным частям схемы за счет реализации следующих свойств:
–ЭП можно проверять отдельно от основной части схемы;
–внутренние переменные можно установить в любое требуемое состояние независимо от предыдущего состояния;
–выходные значения КЧ, поступающие на входы ЭП, могут легко наблюдаться.
Эти свойства придаются схеме ее преобразованием, позволяющим в результате сканировать элементы памяти, как показано на рис. 18.2.
Рис. 18.2. Схема, перестроенная по принципу внутреннего сканирования
133
Каждому ЭП предшествует мультиплексор (МХ) на два входа (1, 2), управляемый сигналом выбора режима сканирования (СК) через вход S. При СК = 0 МХ через вход 1 подключается выход КЧ к входу ЭП, и схема функционирует в рабочем режиме. При СК = 1 ЭП реконфигурируются в сдвиговый регистр с последовательным входом (ПВХ) и последовательным выходом (ПВЫХ). В режиме сканирования ЭП можно легко установить в любое состояние, подавая необходимую последовательность сигналов на ПВХ и тактируя сдвиговый регистр импульсами через вход С при СК = 1.
Последовательность тестирования:
1.Установить режим сканирования, т.е. реконфигурировать ЭП в сдвиговый регистр. Проверить правильность работы каждого ЭП: значения 00110011… последовательно вводятся в сдвиговый регистр и позволяют проверить все варианты переходов между текущим и следующим состояниями всех ЭП.
2.Определить множество тестовых наборов для КЧ (например, методом, описанным в п. 3.2 учебного пособия [2]) при условии:
– полного управления всеми входами (X, Y);
– непосредственного наблюдения значений на выходах Z и Y.
3.Применить полученные тестовые наборы следующим об-
разом:
– установить режим сканирования. В ЭП записать фрагмент тестового набора для Y и установить соответствующие значения на входы Х;
– установить рабочий режим. Состояния внутренних выходов КЧ записать в ЭП, подавая тактовый импульс на вход С;
– вернуться в режим сканирования и под управлением тактовых импульсов вывести содержимое элементов памяти через ПВЫХ.
Сравнить эту последовательность и состояния выходов Z
сэталонной реакцией исправной схемы.
Вместо тестового диагностирования схемы как единого целого метод внутреннего сканирования позволяет проверить отдельно каждую ее составную часть.
134
Пример 1. Преобразовать схему, представленную на рис 18.3, в контролепригодную по методу внутреннего сканирования.
1
R
R
Рис. 18.3. Пример схемы синхронного ЦУ
Схема выполнена на трех D-триггерах, т.е. элементах задержки. Вследствие того, что вход X3 раздваивается, а потом ветви снова сходятся, причем количество инверсий по двум путям разное, для многих константных дефектов построить тесты не представляется возможным.
Преобразуем схему в контролепригодную. Вынесем элементы памяти отдельно и снабдим каждый мультиплексором, чтобы можно было образовать сдвиговый регистр. Результат преобразования представлен на рис. 18.4.
1.На первом этапе с помощью управляющего входа СК элементы памяти, объединенные в сдвиговый регистр, отсоединяются от комбинационной части и проверяются путем подачи на вход ПВХ стандартной тестовой последовательности и считывания реакции с выхода ПВЫХ.
2.Далее строятся тесты для комбинационной части, причем триггеры могут использоваться и как дополнительные входы, и как дополнительные выходы.
135
D
R
D
R
1
D
R
Рис. 18.4 Контролепригодное ЦУ
Построим тест для константы 0 по входу X3 методом активизации тестового пути. На вход Х3 подадим 1, на входы Х4 и Х5 также подадим по единице. Тогда на вход триггера Т2 в исправной схеме поступит 0, а в схеме с неисправностью – 1. Триггер Т2 в исправной схеме не переключится, а в неисправной схеме переключится.
3. В следующем такте с помощью управляющего сигнала СК отсоединим триггеры от комбинационной части и вытолкнем содержимое образовавшегося сдвигового регистра на выход ПВЫХ. При этом на втором такте на выходе ПВЫХ можно наблюдать записанное значение триггера Т2. Таким образом, для заданной неисправности триггеры использовались как дополнительные выходы.
Построим тест для константы 1 на линии, связывающей выход Т2 и вход элемента И. Данный элемент И является выходом всей схемы.
Отсоединим триггеры от комбинационной части и через сдвиговый регистр запишем в Т2 0, а в Т3 – 1. После этого снова подсое-
136
диним триггеры к комбинационной части. В исправной схеме на выходе элемента И будет 0, в неисправной – 1. Для заданной неисправности триггеры использовались как дополнительные входы.
Варианты заданий для самостоятельных и расчетных работ
Задание: схему, представленную на рис. 18.5, преобразовать в контролепригодную по методу внутреннего сканирования. Построить тест для заданной неисправности преобразованного контролепригодного автомата.
1
R
R
Рис. 18.5. Пример схемы исходного синхронного ЦУ
1.С0 на входе Х1.
2.С1 на входе Х1.
3.С0 на входе Х2.
4.С1 на входе Х2.
5.С0 на линии между входом Х3 и элементом И.
6.С1 на линии между входом Х3 и элементом И.
7.С0 на линии между входом Х3 и элементом И-НЕ.
137
8.С1 на линии между входом Х3 и элементом И-НЕ.
9.С0 на входе Х4.
10.С1 на входе Х4.
11.С0 на входе Х5.
12.С1 на входе Х5.
13.С0 на линии между элементом ИЛИ и триггером Т1.
14.С1 на линии между элементом ИЛИ и триггером Т1.
15.С0 на линии между триггером Т1 и элементом И.
16.С1 на линии между триггером Т1 и элементом И.
17.С0 на линии между элементом И и триггером Т2.
18.С1 на линии между элементом И и триггером Т2.
19.С0 на линии между элементом И-НЕ и триггером Т3.
20.С1 на линии между элементом И-НЕ и триггером Т3.
21.С0 на линии между триггером Т2 и элементом И.
22.С1 на линии между триггером Т2 и элементом И.
23.С0 на линии между триггером Т3 и элементом И.
24.С1 на линии между триггером Т3 и элементом И.
138
ТЕМА 19. КОНТРОЛЕПРИГОДНОЕ ПРОЕКТИРОВАНИЕ. МЕТОД ГРАНИЧНОГО СКАНИРОВАНИЯ
Принципы построения тестов для схем с памятью изложены в п. 4.2.3 учебного пособия [3].
Современная технология контролепригодного проектирования на основе граничного сканирования решает следующие задачи тестирования цифровых устройств (ЦУ):
–подтвердить, что каждый компонент ЦУ правильно выполняет свои функции;
–подтвердить, что связи между компонентами ЦУ исправны;
–подтвердить, что компоненты ЦУ правильно взаимодействуют между собой.
Это иерархический подход, применимый как для сложных СБИС, состоящих из частей, так и для смонтированных печатных плат и блоков из печатных плат.
В каждый компонент вводится подсистема диагностирования, включающая стандартный диагностический порт ввода-вывода тестовых данных, и схема, взаимодействующая с внешними выводами. Эта схема строится как последовательное объединение ячеек граничного сканирования (BSC – Boundary-Scan Cell) и позволяет управлять сигналами и наблюдать за ними на выводах компонента по принципу сканирования. Все детали этой технологии зафиксиро-
ваны в документе «IEEE Std 1149.1а – 1993, IEEE Standard Test Access Port and Boundary-Scan Architecture» – «IEEE стандартный порт тестового доступа и архитектура граничного сканирования»,
разработанном институтом IEEE и Joint Test Action Group (JTAG).
На рис. 19.1 показана функциональная схема BSC, которая может быть подключена к входному или выходному выводу компонента.
В зависимости от управляющего сигнала «сдвиг/загрузка»
для мультиплексора МХ1 данные в синхронный триггер ТS попадут либо с рабочего входа, либо с входа сканирования. В зависимости от управляющего сигнала «режим» для мультиплексора МХ2 к рабочему выходу будет подключен либо рабочий вход,
139
либо выход синхронного триггера ТP. Данные из ТS могут быть переписаны в ТP. Каждый вывод компонента оборудуем BSC и соединим их последовательно друг за другом через входы и выходы сканирования, как показано на рис. 19.2. Последовательное соединение BSC образует регистр граничного сканирования (BSR – Boundary-Scan Register) компонента.
Рис. 19.1. Ячейка граничного сканирования (BSC)
Рис. 19.2. Компонент (ИС) с ячейками граничного сканирования
140