книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах
..pdfНомер |
Расширенные £°™ еские формулы |
варианта |
|
0 |
Z0= [£>] ВК-HQ] |
ВК |
|
1 |
Z1 = [D] BK+[1] 0И-НО] BK(D+Ü) |
||
2 |
Z2= |
[D] BK+ [1] D u + [0] BK (D + u ) |
|
3 |
Z3 = |
[ l ] D + [ 0 ] D |
|
4Z4= [D] ВК-ИП Du BK+ [0] BK (D -Çù)
5Z5 = [D] BK + MBK
6Ze= [Dl BK-)- [0] BK (Dü-f Dü)-f [1] BK (Du-\-ÜD\
7 |
Z7 = [ 1] D +|D ) ВК-И0] £>«+[1]BKÜ |
8 |
Z8 = [D] BK + [l] £ BK û-f-[0] §K (D-jru) |
9Z„= [D] BK-f [1] BK ( D u ) + D Ü ) + [0] BK ( D u + Du)
10Z10 = [D]BK-H«]BK
11 Z„ = [l ) D + [D) BK +[l]BK Ü -f[0] Du
12Z12 = [D1BK+[D] BK
13Z13 = [Dj BK+[1] BK («+ D )+ [0] DBKü
14Z u - [D] BK+ [1 ] BK (0 - Ь U)+ [0] Вк Du
15Z„=[1]BK-H£>] BK
Zi==II] U { ( t + l)+[0] щ (f-f 1)
шине. Таким образом, входные элементы могут, не только формировать внутренние входные сигналы, но одновремен но выполнять определенные логические функции над вход ными и управляющими сигналами.
3.4. Анализ расширенных логических формул для входных элементов
Приведенные в табл. 3.2 РЛФ содержат в качестве ин формационных сигналов логические переменные и сигналы, соответствующие фиксированным уровням логических О и 1. В ряде случаев аргументом в РЛФ является сигнал на выходе элемента и (t). Это свидетельствует о том, что в схе ме действует ОС. Обратная связь будет положительной, если информационные сигналы в левой и правой частях РЛФ, взвешенные одинаковыми управляющими сигналами, совпадают. Как было показано в гл. 2, ОС будет отрицатель-
ной (дегенеративной), если разные информационные сигна лы в левой и правой частях РЛФ взвешиваются одинаковы
ми управляющими сигналами и (t) (и (t)). В этом случае возникают состязания информационных сигналов.
Очевидно, имеются РЛФ, которые описывают peremра цию одного из уровней логического 0 или 1 или двух уроз-
ней—и 0 и 1. Точно так же имеются РЛФ, которые описы вают состязания, возникающие при установлении одного или обоих уровней выходного сигнала.
Среди приведенных в табл. 3.2 РЛФ формулы 0, 3, 12, 15 описывают элементы прямого усиления, не имеющие це пей ОС, формулы 1,4, 5, 7, 10, 13 — элементы, в которых обеспечивается регенерация обоих уровней выходного напря жения 0 и 1, формулы 2, 8, 11, 14 — схемы с дегенерацией уровней, наконец, формулы 6, 9 — входные элементы, в ко
торых регенерация или дегенерация выходных сигналов за висит от значения входной логической переменной, причем возникающие состязания информационных сигналов ком пенсируются установочными сигналами.
В ряде случаев при синтезе целесообразно принудитель но вводить в схему цепи ОС, обеспечивающие регенерацию определенных информационных сигналов. Это приводит к двум положительным эффектам, которые влияют на электри ческие характеристики схемы: росту чувствительности схе мы к входному сигналу, значение которого совпадает со зна чением регенерируемого информационного.сигнала; росту помехоустойчивости по отношению к входному сигналу, ин версному регенерируемому информационному сигналу. В первом случае под действием малого входного сигнала схе ма переходит в регенеративный режим работы,, в котором небольшие изменения входного сигнала относительно поро га срабатывания приводят к переключению схемы, к ее пе реходу в состояние устойчивого равновесия. Обратное пе реключение из этого состояния связано с компенсацией сиг нала ОС при наличии состязаний информационных сигна лов, что снижает эффективность инверсного входного сиг нала.
Формально введение положительной ОС сводится к до бавлению в правую часть РЛФ терма, зависящего от и (t). Например, для входного элемента, функционирование ко торого описывается соотношением
Z16 = [1] и (Н - 1 )+ [0\ Z ( i + 1) = Ш В К + [01 ВК,
введение положительной ОС, регенерирующей уровень логи ческого 0, сводится к следующему преобразованию РЛФ:
Zl5 = Ш и (t + 1) + [0] и (/ + 1) = Ш ВК + [0] ВК 4*
+ 10] й-
Эта формула показывает, что регенерируется уровень ло гического 0, когда на выходе элемента устанавливается зна чение и (t + 1) = 0.
3.5. Входные элементы прямого усиления
Входные элементы прямого усиления, как правило, яв ляются комбинационными логическими элементами. Они используются во входных цепях микросхем тогда, когда уровень внешнего входного сигнала не меньше уровней вну тренних входных сигналов. В этом случае обычно не предъ являются дополнительные требования к электрическим ха рактеристикам и функциям входных элементов. Чаще всего входные элементы прямого усиления выполняют функции, которые описываются РЛФ Zo, Z 3, Z12, Zl5, приведенными в табл. 3.2. Эти РЛФ получены формальной генерацией мно жества функций входных элементов. Очевидно, используя эквивалентные преобразования РЛФ, рассмотренные в гл.. 1, можно получить разные формы их записи и соответст венно разные схемотехнические решения.
При создании входных элементов прямого усиления ис пользуются и эвристические приемы. Один из них заклю чается в том, что функция входного элемента может быть не определена на некоторых наборах входных сигналов, т. е. искомая функция на этих наборах принимает третье, неоп ределенное значение х. Этот прием удобно использовать в том случае, когда отсутствует обращение к данной микро схеме, т. е. сигнал ВК = 0. Такой эвристический прием позволяет отключить источник питания или снизить напря жение питания в отсутствие обращения к микросхеме. С учетом этого эвристического приема набор функций, вы полняемых элементами прямого усиления, приведен в табл. 3.3, а соответствующие РЛФ — в табл. 3.4. Расширен ные логические формулы описывают неопределенные со стояния на выходе.
Элементы прямого усиления обычно формируют прямой и инверсный (дополняющий) сигналы. Их получают, реали зуя СФ инверсную основной, или инвертируя сигнал на выходе элемента, реализующего основную функцию.
В К |
и |
Ft |
h \ |
F>> |
Кь |
А , |
|
0 |
0 |
0 |
0 |
1 |
1 |
0 |
X |
0 |
1 |
0 |
1 |
0 |
г |
X |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Рассмотрим реализации РЛФ для Zo. Пользуясь правила
ми эквивалентных преобразований, выражение для Zo мож но представить в следующем виде:
Z0 = |
[ D ) B K + [ 0 ] B K , |
|
(3.1а) |
Zo = |
[Il DBK + 101 .(D + |
BK), |
(3.16) |
Zo = |
IBK1D + 10) D , |
|
(3.1B) |
Zo = |
[BK1D + Ю) BK + |
[0] BK, |
(3.1r) |
Возможны и другие, представления, образующие канониче ский набор РЛФ. Приведенным РЛФ соответствуют СФ:
Сх (/’о)= |
[D] ( Ш р+ |
ВК") + [0] ВКЯ, |
(3.2а) |
Сх (F0) = |
[1] D P B X P+ [0] (D n-f ВК"), |
(3.26) |
|
Сх (F0) « |
[BK] Ф Р+ |
D n) + [01 5 я, |
(3.2в) |
Сх (F0) = |
[BK] D p + |
[D] ВК" + [0] ВКЯ. |
(3.2г) |
На основе СФ нетрудно нарисовать принципиальные схемы входных элементов (рис. 3.2). В силу того, что каждая
, Таблица 3.4
Номер |
Расширенные логические формулы |
0
3
12
15
16
Z„ а= [D] BK-f-[0] ВК.
Z3 = [l)D + [0] D
Z12=[D]BK+[D1BK
Z16=[l]B K -f[D ] BK
ZU = [1]D B K + [0]5 -H X] B K D
Z17= [1 |D + [0 | B K B + | X ] B K B
17
л Ï Ï I VT4 |
P V |
- |
..iir a j |
1—J |
|
вк\ |и- VT3
*1
лJ
ЫШ h 7 ] Ь
У- Г
вн S)
ЦVT*
вк -IK " '
|
Ъu
• UEj vTj
^б)±-
13 |
- |
|
вн |
f" |
?0 | Ÿ1 F0 |
№
S.__Ici
г) -L
Рис. 3.2. Входные элементы прямого усиления функции Fg_^
функция зависит только от двух аргументов, оптимизация РЛФ и СФ возможна только по числу транзисторов в эле менте и по числу входных сигналов.
Отбор наилучших по электрическим характеристикам вариантов проводится, как правило, после автоматизирован ного анализа переходных процессов в схемах. Как видно из рис. 3-2, схемы отличаются способом подачи входных сиг налов (в цепи стоков и истоков транзисторов, на затворы транзисторов), числом входных сигналов, необходимых для функционирования элементов. Схема на рис. 3.2, а содер жит минимальное число транзисторов, но по сравнению со схемой на рис. 3.2, б требует для функционирования на, один входной сигнал больше. Подача сигнала D (рис. 3.2, а) в точку соединения легированных областей п- и p-каналь ных транзисторов позволяет избежать включения дополни тельных элементов защиты, так как легированные области предохраняют вход микросхемы от электрических перегру зок. Схемы на рис. 3.2, а й в отличаются только управляю щими сигналами. Схема на рис. 3.2, г требует для функцио нирования четыре управляющих сигнала. Поэтому ее неце лесообразно использовать в качестве входного элемента, так как формирование дополняющих сигналов должно про исходить вне микросхемы. Кроме того, рост числа сигналов ведет к росту числа внешних выводов микросхемы. Схемы на рис. 3.2, а, в, г из-за большого числа входных сигналов могут использоваться только в качестве переходных эле-
Рис. 3.3. Входные элементы прямого усиления функции
F3
ментов внутри микросхемы, если предварительно формируются пары дополняющих' сигналов
(D, D), (ВК, ВК). Эквивалентные выражения
для. РЛФ Z3:
Z3 |
= |
[1] D + |
[0] D, |
(3.3a) |
Z3 |
= |
[D] (D + |
D). |
(3.36) |
Схемотехнические |
формулы записываются |
в следующем |
виде: |
|
|
Сх (Fs) — [1] D P + |
[0] D", |
(3.4а) |
Сх (/г8) = [D] (DP + |
D n). |
(3.46) |
Принципиальные схемы таких элементов приведены на рис. 3.3. Схемотехнические реализации для Zlb (рис. 3.4, а, б) напоминают схемы, приведенные для Z3. Достоинства и недостатки этих элементов такие же, как и у схем, рассмо тренных ранее.
На рис. 3.5 представлены входные элементы, соответст вующие РЛФ Zl0, Zl7, приведенным в табл. 3.4. Особен ность этих элементов в том, что на одном из наборов входных переменных выходной сигнал приобретает неопределенное значение. Это свидетельствует о том, что выход элемента электрически отключается как от общей шины, так и от источника питания. Такие входные элементы используют ся для ввода информации в цифровое устройство, передача информации в котором осуществляется по шине.
Расширенная логическая формула, соответствующая функции F l2, описывает принципиальные схемы элементов равнозначности:
F1 2 = ВKD + ~ В \( D .
Рис. 3.4. Входные элементы прямого усиления функции Flt
Рис. 3.5. Входные элементы с неопределенными третьими состояния ми на выходе
Инверсия от этой функции Fn — функция неравнознач' ности (сложение по mod 2, полусумматор) — широко ис
пользуется при создании арифметико-логических устройств. Поэтому схемотехническая реализация таких элементов представляет самостоятельный интерес. Отметим, что ква зиполный канонический набор РЛФ для функции нерав нозначности был найден в § 2.7.
3.6. Синтез элементов неравнозначности. Технические приемы при синтезе принципиальных схем
Алгоритмы синтеза, приведенные в гл. 2, позволяют выя
вить все принципиально различные схемотехнические ре шения ЛЭ. Они необходимы при создании программ син теза и каталогов РЛФ и принципиальных схем. Для син теза в инженерной практике достаточно освоить ряд тех нических приемов, которые позволяют вручную по диаг раммам Вейча (картам Карно, симметричным картам) син тезировать принципиальные схемы, многие из которых, как показывает практика, соответствуют рациональным реше ниям.
Рассмотрим применение технических приемов на приме ре элементов неравнозначности. Техническая сущность процедуры синтеза заключается в реализации схемотехни ческими методами ветвей передачи информационных сигна лов на выход схемы при заданном наборе входных логичес ких переменных. На рис. 3.6, а представлена диаграмма Вейча для функции неравнозначности F = Х хХ 2 + Х гХ 2. Рассмотрим способы реализации каждого значения функ ции на соответствующих наборах входных переменных. На рис. 3.6, б— д показаны отдельные состояния на диаг рамме и схемотехнические способы реализации каждого из
них. Для реализации значений функции, равных 1, исполь зуются р-канальные транзисторы, а равных 0'— n-каналь ные транзисторы.
На рис. 3.7 показаны схемотехнические способы реали зации пар состояний (1-0), (0-1). Реализация сразу двух со стояний с помощью одного или двух транзисторов возмож на, так как МДП-транзисторы обладают двусторонней про водимостью. Поэтому они передают через канал потенциал как общей шины, так и шины питания.' Следует отметить, что отдельные транзисторы искажают один.из уровней сиг нала.
Реализация троек равнозначных состояний: 0, 1, про извольной функции F — показана на рис. 3.8 (в фигурных скобках отмечены значения переменных, которые можно ис
|
|
|
|
|
|
|
пользовать в |
качестве ис- |
|||||
X, |
х, |
|
|
|
|
|
точников информационных |
||||||
|
|
|
|
|
си гналов). |
|
|
|
|
||||
X* 0 |
1 |
|
|
|
|
|
|
|
|
|
|||
а) |
|
|
|
|
Приведенных |
схемотех |
|||||||
X; 1 |
0 |
|
|
|
|
нических |
|
реализаций от |
|||||
X, |
X, |
|
|
|
|
|
дельных |
состояний |
доста |
||||
|
|
ÎÜS: |
d E |
точно, чтобы синтезировать |
|||||||||
Ъ 0 |
Ж |
|
|
||||||||||
Xg Iк - |
схему неравнозначности. |
||||||||||||
Xi Ж Ж |
X g l*- |
|
Xzjw- |
|
|
|
|
|
|
|
|||
|
|
|
i |
Г1* |
|
^ |
х, |
х, |
х, |
|
х, |
х, |
|
X, |
х, |
• unn |
_ |
|
|
|
|||||||
Ж 1 |
лТ |
л й !х' л ^ |
0 |
1 |
|
|
|
|
|
||||
ж ж |
ж ж ç |
é |
l i |
х7|ф |
p l i |
||||||||
|
|
i b |
|
; a |
х, |
X, |
|
|
|
|
|
||
|
|
|
|
|
|
|
± |
- |
|
i |
t |
||
X , |
X , |
|
|
|
|
|
ж 1 |
|
|||||
7 .1—1 *7 .i—l *7 ii-J |
ж 0 |
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|||||||
|
|
|
|
xi l e |
XI |
J K |
|
|
|
|
|
|
|
|
|
X; |
|w- |
X jlw - |
|
X jJw - |
X, |
X, |
± |
- |
|
i |
t |
|
|
|
|
|
|
|
ж ж |
|
|||||
|
|
|
|
|
|
|
1 |
0 |
|
|
|
|
|
ж ж |
- |
T |
_ , j x' _ |
_ l x< |
X, |
Xf |
Xg |
|
Xg |
Xg |
|||
х,Пд |
хП д |
хП д |
|
||||||||||
Ù ж |
|
||||||||||||
1 ж |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
1 ж |
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
г) |
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 3.6. Способы |
реализации |
Рис. 3.7. Способы |
реализации |
||||||||||
отдельных |
значений логических |
пар значений (1-0), |
(0 1' функ |
||||||||||
функций |
схемотехническими |
нин схемотехническими |
?рел«г- |
||||||||||
средствами |
|
|
|
|
|
вами |
|
|
|
|
|
|
0 |
X |
Х,|&Й |Х2 x,|U- |
|
|
|
0 |
0 |
J T |
|
L |
|
|
r 1- |
|
|
X, |
X, |
|
|
a) |
|
{x,;x2} |
|
|
|
|
|
|
|
|
|
|
||
|
0 |
0 |
|
|
|
|
|
|
|
|
X |
0 |
|
|
S) |
|
|
|
|
|
X, |
X, |
|
|
|
{x ,;x 2} |
|
||
|
|
1-+-U |
|
|
J-^W |
||||
|
г |
X |
|
|
|
||||
|
|
|
|
|
x 7 l£ ~ Ix 2 |
||||
|
F |
F |
|
|
|
|
|||
|
|
|
|
|
|
|
|
||
|
|
V-5 |
U=0- |
|
F-0 |
U=0+ùp |
|||
|
|
|
F-1 U-1-û„ F-1 U-1 |
|
|||||
|
X, |
X, |
|
|
ô) |
|
r*T |
|
|
|
|
|
|
r r U |
|
|
|
||
|
|
|
î d p v s lii |
|
хПр^ГТг |
||||
|
|
|
T |
|
|
|
F-0 U-O+ùp |
||
|
|
|
F-0 U-0 |
|
|||||
|
X, |
х, |
F-1 U-1-An F-1 U-1 |
|
|||||
|
-t-„ ^ |
|
{ x ,;x j |
|
|||||
|
X |
1 |
xzlC £ 3lxf |
y |
r |
. *!lx , |
|||
|
1 |
1 |
|||||||
|
X, |
X, |
|
U |
g) |
|
|
|
|
|
|
|
t иип |
|
fx ,;x 2} |
|
|||
|
1 |
1 |
~ |
| |
|
^ fc|'’ Г', |
|
||
|
1 |
X |
ülpvsfî, |
xpr |
r-»jffr |
||||
|
|
|
|
K |
f ) |
|
|
|
|
Рис. |
3.8. |
Способы |
реализации |
||||||
троек |
одинаковых |
значений |
|||||||
функций: |
|
|
|
|
|
|
|
||
а, |
б — реализация значений |
F; |
|||||||
в, |
г — реализация значений |
||||||||
д, |
е — реализация |
значений |
и1 |
|
x, |
X, |
|
|
X, |
X, |
|
X, |
X, |
1 * Z ® © |
2 Хг |
(L J ) Л (0 О |
|||||||
'* г |
0 |
® • |
2 |
х2(LJ ) |
3 *г |
,0 |
® |
||
|
X, |
x, |
|
|
X| |
Xf |
|
X, |
X, |
Д |
® 0 |
4 |
;ю |
(7Ï |
|
PI © |
|||
x2 0 |
о) |
|
S h |
и |
® |
||||
|
х, |
х,' |
|
|
Хг х, |
|
X, |
X, |
|
7 — ® 0 |
|
|
(.0 [0 Д« ® т |
||||||
x2 0 |
UJ |
|
|
© ® 9 h |
а U |
||||
|
|
Xf |
|
|
X, |
X, |
|
х, |
|
" 1 |
(<Г|© |
|
|
:о |
о |
/2Хг |
|
|
|
L . |
0 ) |
|
x2 и |
®' /2хг © У |
|||||
|
X, |
h |
|
|
X, |
X, |
|
Xf х, |
|
»s |
Q |
/* |
^ |
4 |
о |
!IJ14Хгу |
(0_Г) |
||
X; а |
S |
|
x2 |
<UJ) |
h |
0 |
|
x, x,
Хг<Ш ,ff-x2Ш®
Рис. 3.9. Способы считывания значений функции неравнознач ности с диаграмм Вейча
На рис. 3.9 показаны различные способы считывания информации с диаграмм Вейча, которые приводят к различ ным формам записи РЛФ и СФ. В качестве примера рас смотрены .только 16 вариантов считывания информации с диаграмм. Очевидно, что среди способов считывания име ются равнозначные, так Как замена одной переменной дру гой или замена переменных их инверсными значениями не изменит функции и, следовательно, схемотехнической реа лизации. По способу считывания информации с диаграмм равнозначными являются следующие группы способов (1), (2, 5), (3, 4, 6, 7), (8, 9, 10, 11), (13, 14, 15), (16). Отметим, что среди различных способов считывания информации с диаграмм имеются способы, приводящие к схемам с оди наковыми комплексами.
Цель инженерного синтеза — найти схемотехнические реализации, обладающие достойнствами^перед известными решениями, например, лучшими электрическими характе ристиками, меньшим числом транзисторов, новизной схе мотехнического решения, меньшим числом входных инфор мационных и управляющих сигналов. Кроме того, научный интерес представляет множество различных по своей кон фигурации схем, выполняющих заданную функцию. На рис. 3.10 приведена схема неравнозначности на типовых ЛЭ, которая обычно используется в инженерной практике. На рйс. 3.11 представлены схемы равнозначности, извест ные из литературы [5, 87]. Аналогичные схемы можно при менить и для реализации функции неравнозначности, если соответствующим образом заменить входные сигналы. Не достаток схемы на рис. 3.11, а в том, что при Х г = Х 2 про исходит искажение уровня выходного сигнала на величину порогового напряжения транзистора. Недостаток схемы на рис. 3.11, б в том, что она представляет собой схему «с от ношением», и следовательно, потребляет большую мощность и имеет меньшее быстродействие по сравнению со схемами «без отношения».
Рассмотрим принципиальные схемы элемента, синтези рованные на основе различных неравнозначных способов считывания состояний с диаграмм Вейча (рис. 3.9). Диаг рамма 1 характеризуется раздельным считыванием каж дого значения функции. Принципиальная схема такого элемента показана на рис. 3.12, а. Ветви 1—4 реализуют значения функции, соответствующие следующим истинным
значениям аргументов: Х гХ 2, Х гХ 2, Х гХ 2, Х х Х 2В. каче стве источников информационных сигналов используются общая шина и шина питания.
Число транзисторов в схеме можно уменьшить, исполь зуя в качестве информационных сигналов входные логи-
Рис. 3.10. Типовая |
|
|
реализация |
функ |
|
ции неравнознач |
|
|
ности |
|
|
Рис. 3.11. Извест- —► |
|
|
яые схемы |
равно |
|
значности |
а) |
0 |