- •Введение
- •Раздел 1. Анализ существующих структур дешифраторов
- •1.1 Линейный дешифратор
- •1.2 Каскадные дешифраторы с принципом построения на много выходов из микросхем дешифраторов с меньшим числом выходов
- •Прямоугольный дешифратор
- •Анализ рассмотренных типов дешифраторов
- •Раздел 2. Разработка функциональной схемы каскада дешифраторов
- •2.1 Функциональная схема dc и её описание
- •Выбор элементов и интегральных микросхем
- •2.4 Описание работы базового элемента ттлш серии 1533
- •Раздел 3. Разработка функциональной и принципиальной электрической схемы каскада дешифраторОв и временные диаграммы его работы
- •Раздел 4. РасчеТы: бЫстродействия, потребляеМой мощности, помехоустойчивости, нагрузочной способности, рабочего значения плотности тока в проводниках на печатной плате, надежности
- •4.1. Расчет быстродействия
- •Раздел 5. Конструктивная часть
- •5.1. Технология изготовления печатной платы
- •5.2. Конструкция узла
- •5.3. Размещение элементов на плате
- •Заключение
- •Список используемой литературы
Раздел 2. Разработка функциональной схемы каскада дешифраторов
Так как дешифратор будет полным, определим количество его входов. Зная количество выходов, из формулы:
,
где m- количество выходов;
n-количество входов.
Найдем количество входов:
,
.
Проектируемый дешифратор DC 6→64 должен состоять из 9 дешифраторов DC 3→8.
Для построения дешифратора DC 6→64 используем схему, реализованную на девяти интегральых микросхем (ИМС) ЭКФ1533ИД7.
2.1 Функциональная схема dc и её описание
Микросхема ЭКФ1533ИД7 представляет собой дешифратор, демультиплексор на 3 входа и 8 выходов.
Микросхема содержит отдельные для каждой части сторбирующие входы А0, общие адресные входы А3 и Е3, а также отдельные информационные входы А2 и Е3, причем для одной части схемы при передаче на выход информация инвертируется. Высокий уровень напряжения на выходах вне зависимости от состояния других входов. При низком уровне напряжения на входе А0 осуществляется дешифрация кода, поданного на входы А2 и Е3 используются в качестве селектирующих. Функциональная схема интегральной микросхемы изображена на рисунке 2.1.
Рисунок 2.1 – Функциональная схема ИМС
Для применения ИМС ЭКФ1533ИД7 в качестве дешифратора 3 входа и 8 выходов необходимо объединить входы Е3 и Е2.
При работе микросхемы в качестве дешифратора входы А0, А1 и А2 являются информационными, а входы E1, Е2 и E3 стробирующими.
Эта сехма проста в изгатовлении так как она состоит в основном из элементов: ивертирования и логическго элемента ИЛИ-НЕ.
Входы |
Выходы |
|||||||||||||
E1 |
E2 |
E3 |
A0 |
A1 |
A2 |
Q0 |
Q1 |
Q2 |
Q3 |
Q4 |
Q5 |
Q6 |
Q7 |
|
1 |
X |
X |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
X |
1 |
X |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
X |
X |
0 |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
|
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
|
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
|
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
Таблица истинности для дешифратора на ИМС ЭКФ1533ИД7 представлена в таблице 2.1.
Таблица 2.1 – Таблица истинности дешифратора на ЭКФ1533ИД7
Все выходы дешифратора имеют инверсию т.е. активный уровень на выходе -низкий ("0").