- •1. Память эвм. Классификация.
- •2. Основные характеристики памяти.
- •3. Банк памяти.
- •4. Шины расширения. Назначение. Пропускная способность. Сихронные, асинхронные шины расширения. Синхронный, асинхронный обмен.
- •5. Шины расширения. Системные ресурсы. Конфигурирование. Интерфейс. Конструктивная, информационная, электрическая совместимость.
- •6. Pci. Адресация памяти, портов, конфигурационных регистров.
- •8. Прерывания ibm pc. Вектор прерывания.
- •9. Функции контроллера прерываний.
- •10. Реакция системы прерываний на запрос irq.
- •11. Инициализация контроллера прерываний.
- •12. Немаскируемые аппаратные прерывания.
- •13,14. Контроллер прямого доступа к памяти. Назначение каналов. Общение принципы организации пдп.
- •15. Системный порт. Назначение. Структура.
- •16. Системный таймер. Назначение. Каналы. Структура управляющего регистра.
- •17. Инициализация системного таймера ibm pc.
- •18. Канал управления звуком.
- •19. Классификация пзу.
- •20. Перепрограммируемые пзу.
- •21. Назначение и типы flash-памяти.
- •22,23. Программное обеспечение пзу ibm pc.
- •24. Расширение bios.
- •25,26. Параллельный порт. Интерфейс Centronics. Основные характеристики. Разъемы. Регистры и их адреса.
- •27,28,29. Последовательный порт. Интерфейс rs-232c. Основные характеристики. Формат данных. Разъемы. Регистры и их адреса. Полнодуплексный режим. Трех проводная, четырех проводная связь.
- •30 Инициализация сом порта
- •31. Интерфейс мп. Шина данных. Управление разрядностью шины данных. Контроль по паритету.
- •32. Шина адреса мп. Адресное пространство памяти. Адресное пространство ввода-вывода.
- •33. Командный цикл. Такт магистрали. Цикл магистрали.
- •42. Синхронизация мп. Коэффициент умножения.
- •43,44. Возможности мп фирмы Intel последних поколений.
- •45,46,47. Единицы измерения производительности мк. Микропроцессорные системы. Определения. Типы. Микроконтроллеры. Отличие микроконтроллера от универсальных микропроцессорных систем.
- •49. Устройство управление микроконтроллера.
- •50. Алу микроконтроллера.
- •51. Таймер микроконтроллера (tmr0).
- •52. Система прерывания микроконтроллера.
- •53. Порты ввода-вывода микроконтроллера.
- •55. Классификация вс в зависимости от числа потоков команд и данных.
1. Память эвм. Классификация.
Память – устройство, предназначенное для приёма, хранения и выдачи инф-ции.
Память компа делится на внешнюю и вну-треннюю.
Внешняя память – это, в основном, элект-ромеханические ус-ва большой ёмкости, но более медленные, чем внутренняя память.
- винчестер (HDD) – 40 ГБ.
- CD-ROM – 800 МБ.
- НГМД (FDD) – 1,44 МБ.
- Flash – 1 ГБ.
Инф-ция во внешней памяти непосредстве-нно процессору не доступна, она должна быть предварительно скопирована во внут-реннюю память.
Внутренняя память – электронное ус-во сравнительно малой ёмкости, но более бы-стродействующее.
* Оперативная память (ОП, ОЗУ).
* Сверхоперативная память (СОЗУ, Кэш-память).
* Постоянная память (ПП, ПЗУ).
ОП хранит инф-цию, пока есть U питания.
Режимы работы: запись, хранение, чтение.
Ёмкость 1 ГБ. Время доступа 40 нс (RD RAM).
В ОП хранятся программы, данные, резу-льтаты. МП непосредственно взаимодей-ствует с этой памятью.
Сверхоперативная память предназначена для хранения копий блоков ОП.
Режимы работы: запись, хранение, чтение.
Ёмкость 2 МБ. Время доступа 4 нс.
Постоянная память является энергонезави-симой. Предназначена для хранения прог-рамм, управляющих МП после включения питания.
Режимы работы: хранение, чтение.
Запись информации осуществляется с по-мощью спец. устройств – программаторов, либо с помощью спец. программ – утилит.
Ёмкость 256 КБ (64 КБ). Время доступа 70-80 нс.
По способу обращения память бывает ад-ресной и ассоциативной.
Адресный принцип предполагает наличие у каждой ячейки уникального номера – ад-реса, который указывается при каждом об-ращении к памяти (ОП, ПП).
Ассоциативный принцип предусматривает поиск инф-ции по признаку, т.е. по анализу определённых разрядов в ячейке (кэш).
Память делится на память с произвольным доступом и память с последовательным доступом.
Произвольный доступ предполагает воз-можность обращения к отдельным ячейкам в любом порядке.
Последовательный доступ предусматри-вает возможность обращения к отдельным ячейкам только в порядке возрастания (за-пись) или убывания (чтение) их адресов (стековая память).
2. Основные характеристики памяти.
1)Ёмкость памяти. Определяется max ко-личеством структурных единиц, которые могут в ней храниться. Измеряется в битах (Кб,Мб,Гб). Если разрядность ячейки кра-тна байту, то ёмкость можно измерить в байтах (КБ, МБ, ГБ).
2)Организация памяти. Задаёт количест- во ячеек в памяти и разрядность ячейки.
Кол-во ячеек * разрядность ячейки
512 * 8
512 * 1Б
Емкость 512Б.
3)Быстродействие памяти. Определяется продолжительностью операций обращения. Это время, определяемое с момента подачи сигнала записи или считывания инф-ции до момента завершения этого действия и гото- вности ЗУ к следующему обращению. Обы- чно задаётся несколькими временными па- раметрами: время цикла записи, время ци- кла чтения, время доступа.
3. Банк памяти.
Банк – минимальное количество памяти, которое адресует процессор за один раз, что соответствует разрядности шины данных микропроцессора. Необходимо обеспечить равенство шины данных МП и разрядности ячейки ОП. Модули ОП в банке устанавливаются для того, чтобы увеличить разрядность ячейки. Модули в банке работают одновременно, поэтому должны быть абсолютно одинаковыми.
Задание: SIMM 2М*36. Организация 2М*4. ШД МП 64. Максимальное кол-во адресов, формируемое контроллером ОП 8 М.
1)Кол-во ИМС на модуле.
Организация SIMM 2 М * 36.
ИМС 2 М * 4
36/4=9 штук.
2)Размер банка по определению банка.
ШД МП 8 Байт.
3)Max. кол-во модулей. Объем ОП.
ШД МП / разрядность ячейки модуля = 64/32 = 2 модуля.
Емкость модулей * кол-во модулей = (2М*4Б)*2 = 16 МБ – объем ОП.
4)Кол-во банков.
Max. кол-во адресов ОП / кол-во адресов в банке = 8М / 2М = 4.
5)Max. кол-во модулей. Емкость.
Кол-во банков * кол-во модулей в банке = 4 * 2 = 8 модулей.
Емкость = 8 МБ * 8 = 64 МБ.
6)Кол-во слотов.
8 слотов.
7)Используется контроль?
Да – 32+4 контрольных бит = 36.