638_Nosov_V.I._RRL_STSI_Osnovy_TSPS__i_postroenija_RRL_

программные сбои, что вызывает нарушение коммутации и изменение маршрутов в трактах. Чтобы определить наличие нарушения в маршрутах трактов и используется идентификатор маршрута.

За один сверхцикл ТСЦ = 500 мкс с помощью байта J2 можно передать 256 различных идентификаторов маршрута, что явно недостаточно для идентификации маршрутов даже в пределах одной страны. Чтобы увеличить количество идентификаторов маршрутов по байту J2 организуется сверхсверхцикл из 16

сверхциклов ТССЦ = 16 ТСЦ = 8 мс.

Идентификатор маршрута тракта нижнего ранга J2 передается в 16 последовательных сверхциклах рис. 2.19 и состоит из 15 байтовой последовательности идентификатора маршрута. Семь бит первого байта используются для передачи на приемную сторону остатка от деления блока из 105 бит на генераторный полином (код CRC-7), который используется на приемной стороне (пункте доступа тракта нижнего ранга) для контроля ошибок в идентификаторе маршрута.

При несовпадении идентификатора маршрута, передаваемого в байте J2, и идентификатора пункта приема вырабатывается обратный аварийный сигнал

– ошибка в трассе тракта. Чтобы исключить выработку ложного аварийного сигнала и осуществляется контроль ошибок в идентификаторе маршрута по ко-

ду CRC-7.

Первый бит байта J2 во всех 16 сверхциклах используется для передачи сверхсверхциклового синхросигнала. Структура передачи метки пункта доступа в байте J2 схематически представлена на рис. 2.19.

Таким образом, идентификатор маршрута тракта нижнего ранга передается один раз за 8 мс, а число идентификаторов маршрутов составляет 2105.

Байты J2, номера битов
1	2	3	4	5		6	7	8
0	С	С	С	С		С	С	С	Байт 1
0	Х	Х	Х	Х		Х	Х	Х	Байт 2
									.
									.
0	Х	Х	Х	Х		Х	Х	Х	Байт 16
									ССССССС – Остаток от деления
									CRC-7 предыдущего цикла;
									ХХХХХХХ – Идентификатор точки
									доступа.

Рисунок 2.19 Структура информационного поля J2 со сверхсверхцикловой структурой

Байт N2 заголовка тракта нижнего ранга рис.2.15 является байтом мони-

торинга взаимного соединения (Tandem Connection Monitoring - TCM)

был впервые определен в 1996 г. в рекомендациях ITU-T. Необходимость введения процедуры TCM была связана с тем, что байт V5, обеспечивающий кон-

101

троль ошибок по коду BIP-2, устанавливается только для начала и конца маршрута и обеспечивает контроль качества сквозного соединения.

В случае если маршрут проходит через несколько секций, принадлежащим различным операторам, требуется не только сквозной, но и посекционный мониторинг параметров качества. До последнего времени средства секционного мониторинга не обеспечивали этих функций, поэтому была введена дополнительная процедура - TCM. Согласно этой процедуре сетевой узел обеспечивает контроль ошибок по коду BIP-2 в зоне одного оператора и передает информацию об ошибках предыдущему сетевому узлу в зоне другого оператора в байте N1.

Байт K4 заголовка тракта нижнего ранга рис.2.15 используется для оперативного резервирования в тракте нижнего ранга (Automatic Protection Switching

– APS). В случае возникновения аварийной ситуации на дальнем конце тракта нижнего ранга аварийный сигнал RDI передается на ближний конец тракта с помощью восьмого бита байта V5 рис.2.17. По принятому аварийному сигналу на ближнем конце принимается решение о резервировании вышедшего из строя тракта и он подключается к резервному тракту. С помощью байта K4 с ближнего конца на дальний конец передается информация о том, какой рабочий тракт к какому резервному тракту подключен. На дальнем конце при приеме этого сигнала выход вышедшего из строя рабочего тракта переключается на резервный тракт. Скорость цифрового потока виртуального контейнера VC-12 равна

BVC 12 35 8 8000 35 64000 2240кбит / с

(2.4)

2.3.3.3 Трибутарный блок TU-12

После добавления к виртуальному контейнеру VC-12 указателя (Pointer – PTR) образуется трибутарный блок (TU - Tributary Unit) TU-12 рис.2.11, 2.20.

Указатель трибутарного блока TU-12 PTR реализуется за сверхцикл, состоящий из четырех циклов, и включает в себя байты служебного поля V1, V2, V3 и V4.

Для наглядности в СЦИ принято представление циклической структуры различных модулей в виде прямоугольника, состоящего из девяти строк и соответствующего числа столбцов табл. 2.2. При этом каждый элемент строки является байтом и соответствует одному основному цифровому каналу со скоростью 64 кбит/с, поэтому его называют или байтом или ОЦК.

Указатель в синхронной цифровой иерархии выполняет две основные функции:

Указывает на местоположение первого байта нагрузки (в данном случае VC-12) в информационном поле TU-12 и тем самым обеспечивает быстрый поиск и доступ к нагрузке;

Обеспечивает процедуры выравнивания и компенсации рассинхронизации передаваемых цифровых потоков.

102

		V2 (байт служебного поля)
		0 байт (информационное поле)
	1 цикл		VC-12
		35	байт (информационное поле)
		34	байт (информационное поле)
		V3 (байт служебного поля)
		35	байт (информационное поле)
	2 цикл		VC-12
		35 байта (информационное поле)
		69	байт (информационное поле)
		V4(байт служебного поля)
		70 байт (информационное поле)
	3 цикл		VC-12
		35 байта (информационное поле)
		104 байт (информационное поле)
		V1 (байт служебного поля)
		105	байт (информационное поле)
	4 цикл		VC-12
		35 байта (информационное поле)
		139	байт (информационное поле)
	Рисунок 2.20 Сверхцикловая структура трибутарного блока TU-12

Первая функция указателя является наиболее важной, поскольку именно она обеспечивает основное преимущество технологии SDH перед технологией PDH – отсутствие пошагового мультиплексирования/демультиплексирования. Указатель трибутарного блока TU-12 PTR обеспечивает прямой доступ к загруженному в него виртуальному контейнеру VC-12.

Благодаря указателю может использоваться плавающий режим размещения виртуального контейнера в информационном поле трибутарного блока.

Для реализации первой функции указателя - указания начала сверхцикла виртуального контейнера VC-12 в информационном поле трибутарного блока TU-12 все 140 байт информационного поля TU-12 должны быть пронумерованы. Нумерация начинается c нуля от байта V2 и заканчивается в четвертом цикле сверхцикла номером 139 рис.2.20, табл. 2.2.

103

Таблица2.2 Сверхцикловая структура блока TU-12

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1	V1	105	106	107	V3	35	36	37	V4	70	71	72	V2	0	1	2
2	108	109	110	111	38	39	40	41	73	74	75	76	3	4	5	6
3	112	113	114	115	42	43	44	45	77	78	79	80	7	8	9	10
4	116	117	118	119	46	47	48	49	81	82	83	84	11	12	13	14
5	120	121	122	123	50	51	52	53	85	86	87	88	15	16	17	18
6	124	125	126	127	54	55	56	57	89	90	91	92	19	20	21	22
7	128	129	130	131	58	59	60	61	93	94	95	96	23	24	25	26
8	132	133	134	135	62	63	64	65	97	98	99	100	27	28	29	30
9	136	137	138	139	66	67	68	69	101	102	103	104	31	32	33	34

Байты V1 и V2 составляют единую 16-ти битную структуру, представленную на рис.2.21.

V1

V2

N

N

N

N

S

S

I

D

I

D

I

D

I

D

I

D

Указатель

Рисунок 2.21. Структура байт V1 и V2 указателя TU PTR

Четыре первых бита NNNN получили название флага новых данных (New Data Flag – NDF). Обычно эти четыре бита имеют значения 0110 соответственно. В случае существенного нарушения в системе SDH, например, при разрыве и восстановлении связности тракта или при появлении новых данных (загрузке нового VC-12 в TU-12) эти биты инвертируются подряд в трех сверхциклах, т.е. принимают значения 1001.

Два бита SS используются для индикации типа трибутарного блока.

Десять последних бит выполняют функции указателя положения первого байта нагрузки (виртуального контейнера VC-12) в информационном поле TU12. Для осуществления функции указания местоположения нагрузки байты информационного поля TU-12 пронумерованы от 0 до 139 рис.2.20, табл.2.2. Таким образом, в последних десяти битах записывается в двоичной системе номер от 0 до 139. Например, если первый байт V5 сверхцикла VC-12 находится в седьмом байте поля нагрузки TU-12 табл.2.2, то содержимое указателя (байты V1 и V2)будет

0

1

1

0

1

0

0

0

0

0

0

0

0

1

1

1

Вторая функция указателя обеспечивает процедуры выравнивания и компенсации рассинхронизации (расхождения скоростей) передаваемых цифровых потоков. Такая необходимость возникает в синхронной цифровой иерархии в том случае, если в сетевых узлах согласно схеме маршрутизации трибутарные блоки обмениваются виртуальными контейнерами. При этом виртуальные кон-

104

тейнеры в трибутарных блоках приходят разными путями, за счет чего и появляется расхождение их скоростей. Для компенсации расхождения скоростей TU-12 и вновь загружаемого в него VC-12 должна быть использована процедура согласования скоростей этих цифровых потоков, которая подробно рассмотрена в первой главе.

При согласовании скоростей необходимо провести само согласование скоростей (увеличение или уменьшение скорости цифрового потока в зависимости от знака расхождения скоростей), а также передать на приемную сторону сообщение (команду) о знаке проведенного на передающем конце согласования скоростей.

Необходимость проведения согласования скоростей определяется в устройстве согласования скоростей УСС рис. 2.22, путем сравнения тактовых частот импульсов записи VC-12 FT VC-12 и импульсов считывания TU-12 FT TU-12. При достижении расхождения тактовых частот на тактовый интервал УСС проводит согласование скоростей и формирует команду согласования скоростей. Для проведения согласования скоростей используются байты служебного поля байт V3 и байт информационного поля байт 35 блока TU-12 табл.2.2, а для формирования команды согласования скоростей используется инверсия бит I или D десятибитного указателя байт V1 и V2 рис. 2.21. Соответствующее заполнение байта служебного поля V3, 35 байта информационного поля и десятибитного указателя байт V1 и V2 осуществляется в сумматоре рис. 2.22.

Vc-12					TU-12
		ЗУ
FT VC-12	ИЗ	ИС

УСС

	ИС информаци-	ИС
	онного поля
		служебного поля

FT ИС TU-12

Рисунок 2.22 Структурная схема загрузки потока VC-12 в

TU-12

Если FT ИС инф. поля TU-12 - FT ИЗ VC-12 > 0, то при этом требуется положительное согласование скоростей PJ (Positive Justification), т.е. появляется лишний

байт считывания информационного поля TU-12 и УСС осуществляет запрет очередного 35 байта считывания и формирует команду согласования скоростей

– пять бит I десятибитного указателя инвертируются. При этом, естественно,

105

значение указателя в данном сверхцикле не считывается, так как оно будет изменено. Пятикратное повторение команды согласования скоростей позволяет на приемной стороне исправить в ней двойные ошибки и избежать размножения ошибок в этой ситуации.

Если FT ИС инф. поля TU-12 - FT ИЗ VC-12 < 0, то при этом требуется отрицательное согласование скоростей NJ (Negative Justification), т.е. появляется лишний ин-

формационный байт входного потока VC-12, который не успевает быть считанным импульсами считывания информационного поля блока TU-12. В этом случае УСС осуществляет передачу очередного информационного байта входного потока VC-12 в служебном поле на месте байта V3 и формирует команду согласования скоростей – пять бит D десятибитного указателя инвертируются.

						V1								V2
СЦ1	0		1	1	0	1	0	0	0	0	0	0	0	1	1	1	0
СЦ2	1		0	0	1	1	0	0	0	0	0	0	0	1	1	1	0
СЦ3
		1	0	0	1	1	0	0	0	0	0	0	0	1	1	1	0
СЦ4		1	0	0	1	1	0	0	0	0	0	0	0	1	1	1	0
СЦ5	0		1	1	0	1	0	1	0	1	0	1	0	0	0	0	0
СЦ6
		0	1	1	0	1	0	0	0	0	0	0	0	1	1	1	1
				Рисунок 2.23 Согласование скоростей в блоке TU-12													.
Рассмотрим пример проведения согласования скоростей TU-12 и VC-12
рис. 2.23.			При этом предполагаем, что первый байт V5 виртуального контей-

нера VC-12 находился в четырнадцатом байте информационного поля трибутарного блока TU-12.

Предположим также, что в первом сверхцикле СЦ1 зафиксирована необходимость положительного согласования скоростей. При этом подряд в трех циклах СЦ2, СЦ3, и СЦ4 осуществляется инверсия четырех первых бит NNNN рис. 2.21. В пятом цикле СЦ5 производится формирование команды согласования скоростей путем инверсии бит I рис. 2.21 и производится согласование скоростей путем запрета считывания 35 байту импульсов считывания информационного поля TU-12 рис. 2.22. Поскольку проведен запрет считывания 35 байту, первый байт VC-12 теперь будет находиться в 15 байте информационного поля TU-12, т.е. значение указателя увеличится на единицу в СЦ6.

При необходимости проведения отрицательного согласования скоростей производятся те же преобразования сигналов, что и при положительном согласовании скоростей, только для формирования команды согласования скоростей инвертируются биты D рис. 2.21 и согласование скоростей осуществляется пу-

106

тем передачи очередного информационного байта входного потока VC-12 в служебном поле на месте байта V3. Поскольку проведена передача очередного информационного байта в служебном поле, первый байт VC-12 теперь будет находиться в 13 байте информационного поля TU-12, т.е. значение указателя уменьшится на единицу.

Скорость цифрового потока трибутарного блока TU-12 равна

BTU 12 36 8 8000 36 64000 2304кбит / с

(2.5)

2.3.3.4 Группа трибутарных блоков TUG-2

Согласно схеме мультиплексирования рис. 2.11 три синхронных цифровых потока трибутарных блоков TU-12 по 2304 кбит/с каждый объединяются в синхронном мультиплексоре TUG-2 рис. 2.24.

В синхронной цифровой иерархии принято побайтное мультиплексирование, поэтому тактовый интервал входного цифрового потока TU-12 делится на три рис 2.23, а структура TUG-2 имеет вид представленный в таблице 2.3.

Таблица 2.3 Структура сверхцикла TUG-2

	1	2	3		4	5	6	7	8	9	10	11	12		46	47	48
1	V1	V1	V1		105	105	105	106	106	106	107	107	107		2	2	2
2	108	108	108		109	109	109	110	110	110	111	111	111		6	6	6
3	112	112	112		113	113	113	114	114	114	115	115	115		10	10	10
4	116	116	116		117	117	117	118	118	118	119	119	119		14	14	14
5	120	120	120		121	121	121	122	122	122	123	123	123		18	18	18
6	124	124	124		125	125	125	126	126	126	127	127	127		22	22	22
7	128	128	128		129	129	129	130	130	130	131	131	131		26	26	26
8	132	132	132		133	133	133	134	134	134	135	135	135		30	30	30
9	136	136	136		137	137	137	138	138	138	139	139	139		34	34	34

Скорость цифрового потока группы трибутарных блоков TUG-2 равна

BTUG 2 3BTU 12 3(36 8 8000) 3 36 64000 6912кбит / с (2.6)

2.3.3.5 Группа трибутарных блоков TUG-3.

Согласно схеме мультиплексирования рис. 2.11 семь синхронных цифровых потоков группы трибутарных блоков TUG-2 по 6912 кбит/с каждый объединяются в синхронном мультиплексоре TUG-3 рис. 2.25.

В синхронной цифровой иерархии принято побайтное мультиплексирование, поэтому тактовый интервал входного цифрового потока TUG-2 делится

107

на восемь рис 2.25, так как в синхронном мультиплексоре TUG-3 вводятся дополнительные служебные сигналы.

TU-121

ЗУ

ИЗ

ИС1

TU-122

TUG-2

ЗУ

ИЗ

ИС2

TU-123

FT TU-12

ЗУ

ИЗ

ИС3

τ

Рисунок 2.24 Структурная схема синхронного мультиплексора TUG-2

TUG-21
		ЗУ
	ИЗ	ИС1
TUG-22					TUG-3
		ЗУ
	ИЗ	ИС2
TUG-27
		ЗУ
FT TUG-2	ИЗ	ИС7
		7	2	1	служ
			τ

Рисунок 2.25 Структурная схема синхронного мультиплексора TUG-3

108

Структура цикла TUG-3 имеет вид представленный в таблице 2.4.

Таблица 2.4 Структура цикла TUG-3

		1		2	3	4	5	6	7	8	9	10	11	12	13	14	15		84	85	86
1				FS	V1	V1	V1	V1	V1	V1	V1
2				FS
3				FS	T	T	T	T	T	T	T	T	T	T	T	T	T		T	T	T
4		FS		FS	U	U	U	U	U	U	U	U	U	U	U	U	U		U	U	U
5		FS		FS	G	G	G	G	G	G	G	G	G	G	G	G	G		G	G	G
					-	–	–	–	–	–	–	-	–	–	–	–	–		–	–	–
6		FS		FS	2	2	2	2	2	2	2	2	2	2	2	2	2		2	2	2
					1	2	3	4	5	6	7	1	2	3	4	5	6		5	6	7
7		FS		FS
8		FS		FS
9		FS		FS

В служебном поле, содержащем 18 байт, располагаются три байта , и , получившие название индикатора нулевого указателя NPI (Null Pointer Indicator) и 15 байт фиксированного стаффинга FS (Fixed Stuff). Индикатор нулевого указателя NPI используется для указания приемной стороне (демультиплексору) пути формирования TUG-3 через TUG-2. Байты фиксированного стаффинга FS используются для добавления в состав TUG-3 дополнительных байтов пустого поля с фиксированным положением внутри цикла для того, чтобы его размер соответствовал стандартному размеру, т.е. матрице (9 ·

86)байт.

Врезультате скорость цифрового потока группы трибутарных блоков

TUG-3 равна

BTUG 3 7BTUG 2 BNPI BFS (7 108 3 15) 64000 49536кбит / с (2.7)

2.3.3.6 Виртуальный контейнер VC-4.

Согласно схеме преобразований рис.2.11 при загрузке группы трибутарных блоков TUG-3 в виртуальный контейнер VC-4 используется синхронное мультиплексирование трех таких блоков и добавление 27 дополнительных байт таблица 2.5.

Таблица 2.5 Структура цикла VC-4

1

2

3

4

5

6

7

8

9

10

11

12

13

14

259

260

261

1

J1

FS

FS

2

B3

FS

FS

3

C2

FS

FS

T

T

T

T

T

T

T

T

T

T

T

T

T

T

4

G1

FS

FS

GU

GU

GU

GU

GU

GU

GU

GU

GU

GU

GU

GU

GU

GU

5

F2

FS

FS

–

–

–

–

3 –

3 –

3 -

3 –

3 –

3 –

3 –

3 –

3 –

3 –

6

H4

FS

FS

3

3

3

3

1

2

3

1

2

3

1

2

3

1

2

1

2

3

7

F3

FS

FS

8

K3

FS

FS

9

N1

FS

FS

Из 27 дополнительных байт 9 байт используются для формирования заго-

109

ловка POH тракта высшего ранга HO (High Order) и 18 дополнительных байт пустого поля с фиксированным положением внутри цикла для того, чтобы размер VC-4 соответствовал стандартному размеру, т.е. матрице (9 · 261) байт.

Заголовок тракта высшего ранга. Заголовок занимают первый столбец таблицы цикла VC-4 таблица 2.5 и состоят из 9 байтов, обозначаемых J1, ВЗ,

С2, G1, F2, Н4, F3, K3, N1.

Назначение отдельных байтов этого заголовка следующее.

Байт J1 - трасса тракта (Path Trace). Первый байт виртуального контейнера, положение которого указывается указателем AU-4. Этот байт используется как идентификатор тракта для повторяющейся передачи метки пункта доступа тракта верхнего ранга, чтобы приемное оборудование тракта могло проверять непрерывность соединения с требуемым передатчиком. Для передачи используется сверхцикл из 16 циклов, из которых первый содержит сверхцикловый синхросигнал и код CRC (Cyclic Redundancy Check – циклическая избыточная проверка) – код обнаружения ошибок в идентификаторе тракта, оставшиеся 15 используются для повторяющейся передачи метки пункта доступа тракта верхнего ранга (см. функцию байта J2 заголовка тракта нижнего ранга

VC-12).

Байт ВЗ - трактовый BIP-8. На ближнем конце осуществляется генерация кода BIP-8 рис. 2.26 а. В текущем n-ом цикле суммируются по модулю два первые биты всех 2349 байт цикла VC-4 и получается первая битовая сумма первого блока бит. Аналогичным образом получаются остальные семь битовых сумм. В результате получаются восемь битовых сумм для восьми блоков бит. Результат суммирования по модулю два для каждого из блоков бит дает в результате ноль (0), если количество единиц в блоке четное, и дает в результате единицу (1), если количество единиц в блоке нечетное. Таким образом, на ближнем конце осуществляется контроль каждого из восьми блоков бит на четность.

Полученные таким образом в текущем цикле восемь битовых сумм записываются в байт В3 следующего цикла рис. 2.26 б. В этом случае байт В3 выполняет функцию канала передачи восьми битовых сумм с ближнего конца на дальний конец.

На дальнем конце осуществляется детектирование кода BIP-8, для чего там также в текущем цикле рассчитываются восемь битовых сумм. Полученные на дальнем конце восемь битовых сумм сравниваются с восьмью битовыми суммами полученными для этого же цикла на ближнем конце, которые содержатся в байте В3 следующего цикла. Сравнение рассматриваемых битовых сумм производится суммированием по модулю два соответствующих им разрядов рис. 2.27. Если битовые суммы, полученные на дальнем и на ближнем концах совпадают, то суммирование их по модулю два даст в результате все восемь нулей рис. 2.27 а. Это соответствует отсутствию ошибочных блоков бит в тракте высшего ранга. Если же битовые суммы, полученные на дальнем и на ближнем концах не совпадают, то суммирование их по модулю два даст в результате нули и единицы рис. 2.27 б. Количество полученных таким образом единиц соответствует количеству ошибочных блоков бит в тракте высшего

110