4.1.4. Примеры команд процессора к580ик80а

Система команд процессора приводится в его техническом описании в виде таблице, содержащей название команды на ассемблере, структуру кода и описание хода выполнения команды. Ниже приведены примеры использования различных методов адресации и написания кодов команд.

1. Прямая регистровая адресация: операндом является содержимое указанного в команде регистра.

Пример: пересылка регистр - регистр

команда операция структура кода код код

MOV C, D C (D) 01R_iR_j 01 001 010 4A

Пример: сложение с содержимом регистра

команда операция структура кода код код

ADD D A (A)+(D) 10000R_i 10000 010 82

2. Непосредственная адресация: операнд один или два задается во втором или во втором и третьем байтах.

Пример: сложение c аккумулятором числа 4С

команда операция структура кода код код

ADI A (A)+<B₂> 11000110 11 000 110 C6

01 001 100 4C

Пример: непосредственная загрузка регистра D числом 4С

команда операция структура кода код код

MVI D D <B₂> 00R_i110 00 010 110 16

01001100 4С

Пример: непосредственная загрузка пары регистров D и E

числами А5 и 65 соответственно.

команда операция структура кода код код

LXI D D <B₃>, E <B₂>, 00R_i001 00 010 001 11

01100101 65

10100101 A5

3. Косвенная адресация: в команде указывается пара регистров, содержащая адрес операнда

Пример: загрузка в аккумулятор содержимого ячейки,

адресуемой парой [ВС].

команда операция структура кода код код

LDAX B A [(BC)] 00R_i1010 00001010 0A

4. Ветвления.

Пример: ветвление на команду с адресом 1А20 если результат равен 0.

команда операция структура кода код код

JZ PC адрес 11001100 1100 1100 CA

0010 0000 20

0001 1010 1A

4.2. Организация обмена в однокристальных микроЭвм

Процессор 580ИК80А имеет 16-разрядную шину адреса, 8-разрядную шину данных, шину управления и ряд дополнительных входов, обеспечивающих его функционирование (рис.4.2). Система сигналов шины управления имеет следующий состав.

Входные сигналы: Ф₁ и Ф₂ - внешние тактовые импульсы, готовность, сброс,. запрос прерывания, запрос захвата.

Выходные сигналы: синхронизация, разрешение прерывания, подтверждение захвата, прием с линии данных, запись, ожидание.

4.2.1. Функционирование микропроцессора

ГТИ формирует 2 импульсные последовательности Ф₁ и Ф₂, необходимые для тактирования работы микропроцессора. Импульсы потоков не должны перекрываться. Процесс выполнения команд разбивается на циклы М₁...М₅. В каждом цикле производится одно обращение к памяти или к внешнему устройству ввода -вывода. В зависимости от типа , команда выполняется за 1-5 циклов. Каждый цикл состоит от 3 до 5 тактов. Первые три такта во всех циклах используются для организации обмена с памятью и УВВ, такты 4 и 5 -для внутренних операций. Временная диаграмма формирования строба состояния представлена на рисунке 4.3. Отсчет тактов ведется от положительного фронта сигнала Ф₁ . В такте Т₁ содержимое счетчика команд устанавливается на шине адреса. Адрес воспринимается памятью, где начинается чтение байта. В такте Т₂ проверяется наличие сигнала «Готовность» на входе, который формируется внешним устройством и свидетельствует о его готовности к обмену.

Д о появления сигнала "готовность" продолжается такт Т₂. В такте Т₃ с шины данных принимается информация и помещается в регистр команд. В такте Т₄определяется необходимость дополнительного ввода очередного байта. Если требуется дополнительный ввод, то цикл М₁ завершается и начинается цикл М₂ . В такте Т₅ совершается операция. В каждом цикле в интервале времени от положительного фронта сигнала Ф₂ в такте Т₁ до положительного фронта сигнала Ф₂ в такте Т₂ микропроцессор выдает на шину данных информацию о выполняемой операции, а на выход "синхронизация" уровень логической "1". Разряды байта данных несут следующую информацию.

0- подтверждение прерывания,

1 - операция чтения памяти-"1"; операция записи в память -"0",

2 - в данном цикле на адресной шине установлено содержимое указателя стека,

3 - подтверждение останова,

4 - на адресной шине установлен номер внешнего устройства и идет вывод из аккумулятора,

5 - в данном цикле процессор принимает первый байт команды,

6 - в данном цикле на адресной шине установлен номер устройства ввода,

7 - в данном цикле происходит чтение.

Информация о состоянии процессора используется для оптимизации управления ОЗУ и внешними устройствами, путем выработки дополнительных сигналов управления. Информацию о выполняемой операции необходимо запомнить во внешнем регистре для последующей дешифрации совместно с другими управляющими сигналами с целью получения дополнительных (вторичных) сигналов управления. Эта информация, как правило, записывается во внешний регистр (фиксатор состояния) по стробу состояния., формируемому по совпадению сигналов "синхронизация" и Ф₁. В дальнейшем слово состояния дешифрируется совместно с другими сигналами управления и используется для выработки новой системы управляющих сигналов, поступающих на шину управления ЭВМ. Для формирования управляющих сигналов могут быть использованы последовательно включенные регистр и дешифратор управляющих сигналов. Устройство формирования сигналов шины управления называется системным контроллером. Промышленностью выпускается специализированная микросхема 580ВК28-системный контроллер для реализации этих функций. Структура микросхемы и ее подключение показаны на рисунке(4.2).

В шинах адреса, данных и управления для повышения мощности сигналы буферизуются.

Для функционирования процессора необходимы тактовые импульсы и логические схемы формирования сигналов сброса и строба состояния. Для выработки тактовых сигналов, сигналов готовности и строба состояния в МП набор включена микросхема генератора тактовых сигналов 580ГФ24- генератор тактовых сигналов. Микросхема ГТИ имеет входы "синхронизация" для формирования сигнала "Строб состояния", входы "сброс" и вход "готовность" для формирования сигналов "сброс" и "готовность". Работа генератора стабилизируется кварцем.