- •Основы микропроцессорной техники
- •В.И. Енин
- •В.И. Енин
- •Введение
- •После изучения дисциплины необходимо знать
- •После изучения дисциплины необходимо уметь
- •В.1. Роль и место курса “Микропроцессорная техника” в учебном процессе
- •1. Микропрограммные автоматы
- •После изучения главы необходимо знать
- •1.1. Автомат без памяти
- •1.2. Микропрограммный автомат
- •1.2.1. Автомат с памятью
- •1.2.2. Микропрограммный автомат в системе управления
- •1.2.3. Структурный автомат
- •1.3. Схемная реализация микропрограммных автоматов
- •2. МикропрограмМируемые контроллеры и микропроцессоры
- •После изучения главы необходимо знать
- •2.1. Блок микропрограммного управления
- •2.2. Блок обработки цифровых данных.
- •3. Принципы организации эвм
- •После изучения главы необходимо знать
- •3.1. Выполнение команд в эвм
- •Система команд и методы адресации
- •Подпрограммы
- •3.2. Общие принципы организации ввода-вывода
- •3.2.1. Программный режим ввода-вывода
- •3.2.2. Обмен информацией в режиме прерывания программы
- •3.2.3. Прямой доступ к памяти
- •3.2.4. Подключение внешних устройств
- •4. Архитектура однокристального микропроцессора
- •После изучения главы необходимо знать
- •4.1. Архитектура микропроцессора к580ик80а
- •4.1.1. Формат команд микропроцессора к580ик80а
- •4.1.2. Методы адресации микропроцессора к580ик80а
- •4.1.3. Команды безусловной и условной передач управления
- •4.1.4. Примеры команд процессора к580ик80а
- •4.2. Организация обмена в однокристальных микроЭвм
- •4.2.1. Функционирование микропроцессора
- •4.2.2. Подключение озу и регистров внешних устройств
- •5. Системы счисления и арифметические операции над числами
- •После изучения главы необходимо знать
- •5.1. Системы счисления для представления чисел в эвм
- •5.2. Представление в эвм целых двоичных чисел без знака
- •5.3. Представление в эвм целых чисел со знаком
- •5.3.1. Представление чисел со знаком в прямом коде
- •5.3.2. Представление чисел со знаком в дополнительном коде
- •5.3.3. Особенности выполнения сложения двоичных чисел без знака и со знаком
- •1. Примеры сложения чисел без знака.
- •2. Примеры сложения чисел со знаком.
- •5.4. Двоично-десятичная система представления чисел
- •5.5. Представление чисел в формате с плавающей точкой
- •Примеры представления чисел типа single
- •Примеры представления чисел типа real
- •6. Семейство процессоров х86
- •После изучения главы необходимо знать
- •6.1. Архитектура процессора 8086
- •Регистры процессора
- •Инструкции процессора
- •Сегментация памяти
- •Методы адресации
- •Распределение памяти
- •Прерывания
- •Функционирование
- •6.2. Процессоры 80286
- •Реальный режим
- •Защищенный режим
- •Прерывания
- •Регистр состояния задачи
- •Некоторые особенности функционирования
- •Функциональная схема pc at
- •7. Шина isa и интерфейсы сопряжения с устройствами управления
- •После изучения главы необходимо знать
- •7.1. Конструкция шины isa
- •Выводы шины isa
- •Распределение адресов на системной плате ат
- •Циклы магистрали
- •Прямой доступ к памяти
- •Регенерация памяти
- •Основные электрические характеристики линий isa
- •7.2. Проектирование устройств сопряжения для шины isa
- •7.2.1. Селекторы (дешифраторы) адреса
- •7.2.2. Операционная часть интерфейса
- •7.2.3. Микросхемы для построения интерфейсов Условные графические обозначения элементов цифровой техники
- •7.2.4. Микросхемы приемопередатчиков сигналов магистрали
- •Микросхемы селекторов адреса выходных регистров
- •8. Интерфейс centronics
- •После изучения главы необходимо знать
- •8.1. Порядок обмена по интерфейсу Centronics
- •8.2. Программируемый параллельный интерфейс ( ппи)
- •9. Обмен данными по интерфейсу rs-232
- •После изучения главы необходимо знать
- •9.1. Назначение линий связи rs-232
- •9.2. Подключение модема к rs-232
- •9.3. Подключение терминалов к rs-232
- •9.4. Подключение удаленных объектов управления
- •9.5. Назначение портов rs-232
- •10. Отсчёт реального времени в эвм
- •После изучения главы необходимо знать
- •10.1. Программируемый таймер
- •10.1.1. Режимы работы таймера
- •10.1.2. Таймер на системной плате ibm pc
- •10.2. Программируемый контроллер прерываний
- •10.2.1. Режимы работы пкп
- •10.2.2. Программирование пкп
- •10.3. Прерывания в ibm pc
- •10.3.1. Векторы прерывания
- •10.3.2. Прерывания bios и dos
- •10.3.3. Написание собственных прерываний
- •10.4. Отсчёт реального времени в эвм
- •10.5. Процедуры и функции для работы с прерываниями
- •После изучения главы необходимо знать
- •11.1. Архитектура 32-разрядных процессоров
- •11.1.1. Регистры процессора
- •11.1.2. Организация памяти
- •11.1.3. Режимы адресации
- •11.1.4. Ввод и вывод
- •11.1.5. Прерывания и исключения
- •11.1.6. Процессоры Pentium
- •11.2. Страничное управление памятью
- •11.3. Кэширование памяти
- •Кэш прямого отображения
- •Ассоциативный кэш
- •12. Однокристальные микроконтроллеры
- •После изучения главы необходимо знать
- •12.1. Однокристальный микроконтроллер к1816
- •12.2. Avr микроконтроллеры
- •12.3. Процессоры обработки сигналов
- •12.3.1. Однокристальный цифровой процессор обработки
- •12.3.2. Цифровые процессоры обработки сигналов (цпос)
- •13. Промышленное оборудование для цифровых систем управления
- •После изучения главы необходимо знать
- •13.1. Оборудование для централизованных систем управления
- •13.1.1. Персональные компьютеры для целей управления
- •13.1.2. Промышленные рабочие станции
- •13.1.3. Шасси для ibm совместимых промышленных компьютеров
- •13.1.4. Модульные промышленные компьютеры mic-2000
- •13.1.5. Процессорные платы
- •13.1.6. Устройства для сбора данных и управления
- •13.2. Оборудование для распределенных систем сбора данных и управления
- •13.2.1. Модули удаленного сбора данных и управления adam-5000
- •13.2.2. Модули удаленного сбора данных и управления adam-4000
- •13.3. Прикладное программное обеспечение
- •Заключение
- •Список использованных источников
- •Оглавление
- •Системы счисления и арифметические
7.2.1. Селекторы (дешифраторы) адреса
Одним из важных блоков устройства сопряжения работающего в режиме программного обмена является блок дешифратора адреса. Заметим, что не обязательно дешифрировать все разряды адреса. Для упрощения можно часть разрядов (младших) отбросить и не заводить в дешифратор. Тогда ваше устройство будет отзываться на группу адресов. Пример, если отбросить 2 младших разряда, то устройство будет отзываться на 4 последовательно расположенных адреса. Дешифратор адреса должен формировать сигнал "Устройство выбрано" если выставленный в шине адрес совпадает с адресом устройства.
Р еализовать селектор адреса можно на микросхемах логических элементов. Пример построения селектора на 10-разрядный адрес (1111001111) приведен на рис.7.6. В селектор включен управляющий сигнал AEN, при нулевом значении которого адрес действителен. Для дешифрации входные разряды адреса, содержащие 0 (4 и 5 разряды), поступают на схемы инверторов, чтобы далее на входах элементов ”логическое И” для выбранного адреса все разряды содержали единицы. Содержащие 1 все разряды адреса поступают на схему “И”, выполненную на элементах “8И-НЕ”, “3И-НЕ” и “2ИЛИ-НЕ”. При совпадении адреса в шине с установленным (инверторами) на выходе селектора адреса появляется сигнал логической единицы высокого уровня. Заметим, что повышения разрядности возможно как параллельное объединение логических элементов, так и использование элементов с повышенной разрядностью, например КР531ЛА19.
Селектор адреса может быть построен с использованием микросхемы дешифратора. Пример построения селектора на группу адресов представлен на рисунке 7.7. Старшие разряды адреса поступают на дешифратор старших адресов, который вырабатывает внутренний сигнал ”Устройство выбрано”. Этот сигнал может быть подан на разрешающий вход дешифратора младших адресов (как на рисунке) или на вход “Выбор кристалла”. Он же используется для формирования сигнала I/O CS 16. Младшие разряды адреса поступают на вход дешифратора, который вырабатывает строб “адрес n” только на адресуемом выходе.
Внутренние стробирующие сигналы можно сформировать с помощью логических элементов. Пример построения схемы выработки стробов чтения и записи приведен на рисунке 7.8. Сигналы стробов записи-чтения формируются при совпадении внутреннего сигнал выбранного адреса (“адрес n”) и сигнала записи или чтения.
В некоторых случаях удобно не разделять интерфейсную часть на селектор адреса и формирователь внутренних стробов записи и чтения. Пример построения такого обобщенного дешифратора приведен на рисунке 7.9. Объединение селектора адреса и формирователя внутренних стробов возможно реализовать и на ППЗУ или ПЗУ.
Ф ормировать сигнал I/O CS 16 можно на элементах с тремя состояниями. Пример такого формирователя приведен на рисунке 7.10.
Ч то касается формирователя сигнала I/O CH RDY, то он должен быть привязан по времени к стробам чтения или записи и к внутреннему сигналу готовности устройства. Сигнал готовности вырабатывает, например, АЦП. Пример построения схемы приведен на рисунке 7.11.
При разработке устройств сопряжения необходимо учитывать задержки сигнала при его распространении в цепях. Если устройство работает только в режиме записи, то задержка сигнала строба относительно сигнала IOW и задержка сигналов данных должны быть примерно одинаковыми. Задержка сигнала стробов не должна превышать задержку данных более чем на 30нсек, иначе устройство сопряжения примет неверные данные. Разность задержки буферирования и селектирования адреса и задержки буферирования сигнала IOW не должна превышать 91нсек, иначе устройство не будет реагировать на свой адрес. Если устройство сопряжения работает только в режиме чтения из него информации, то сумма задержки сигнала строба относительно IOR и задержки буфера данных не должна п ревышать 110нсек. Требования к буферу адреса и его селектору те же.