- •непрерьгоного и импульсного действия
- •Малахов В. П.
- •УСИЛИТЕЛЬНЫЕ УСТРОЙСТВА
- •1.4.1. Входные и выходные данные
- •1.4.3. Коэффициент полезного действия
- •1.4.4. Частотная и фазовая характеристики
- •1.4.8. Нелинейные искажения
- •1.4.9. Амплитудная характеристика
- •1.4.10. Режимы работы усилительных элементов
- •ОБРАТНЫЕ СВЯЗИ В УСИЛИТЕЛЯХ
- •2.2.1. Коэффициент усиления
- •2.2.2. Частотные искажения
- •2.2.3. Нелинейные искажения и помехи
- •2.2.4. Входное сопротивление
- •Контрольные вопросы и упражнения
- •ПРИНЦИПЫ ПОСТРОЕНИЯ УСИЛИТЕЛЬНЫХ УСТРОЙСТВ
- •3.1.1. Питание цепей коллекторов биполярных транзисторов
- •8.1.2. Цепи смещения в каскадах на биполярных транзисторах
- •3.1.4. Питание цепей стоков полевых транзисторов
- •3.1.5. Цепи смещения и стабилизации режима работы в усилительных каскадах на полевых транзисторах
- •3.2.1. Каскады с непосредственной связью
- •УСИЛИТЕЛИ НАПРЯЖЕНИЯ С РЕЗИСТИВНО-ЕМКОСТНОЙ СВЯЗЬЮ
- •Контрольные вопросы и упражнения
- •УСИЛИТЕЛИ МОЩНОСТИ
- •5.2.1. Однотактный трансформаторный каскад
- •5.2.2. Бестрансформаторный однотактный каскад
- •5.3.3. Бестрансформаторные двухтактные каскады
- •УСИЛИТЕЛЬНЫЕ КАСКАДЫ СПЕЦИАЛЬНОГО НАЗНАЧЕНИЯ
- •ОПЕРАЦИОННЫЕ УСИЛИТЕЛИ
- •8.6.1. Защита цепей питания
- •8.6.2. Защита входных цепей
- •8.6.3. Защита выходных цепей
- •8.6.4. Компенсация входного тока сдвига
- •8.6.5. Компенсация входного напряжения сдвига
- •8.6.6. Ослабление влияния синфазного сигнала
- •8.6.7. Увеличение входного сопротивления
- •8.6.8. Увеличение выходной мощности
- •8.6.9. Коррекция частотной характеристики
- •9.4.1. Общие сведения
- •ИДЕАЛЬНЫЕ ЭЛЕМЕНТЫ ЭЛЕКТРОННЫХ СХЕМ
- •ДИФФЕРЕНЦИРУЮЩИЕ И ИНТЕГРИРУЮЩИЕ ЦЕПИ
- •ЭЛЕКТРОННЫЕ КЛЮЧИ И ОГРАНИЧИТЕЛИ
- •14.3.1. Насыщенный ключ
- •14.3.2. Ненасыщенный ключ
- •14.4.1. Основные определения
- •14.4.2. Применение ограничителей
- •Глава 17 МУЛЬТИВИБРАТОРЫ
- •БЛОКИНГ-ГЕНЕРАТОРЫ
- •Контрольные вопросы и упражнения
- •Контрольные вопросы и упражнения
- •21.1.1. Классификация триггеров
- •21.1.2. Асинхронный Я&триггер
- •21.1.3. Синхронизируемый RS -триггер
- •21.1.4. Т-триггер
- •21.1.5. Д-триггер
- •21.2.3. Ждущий мультивибратор
- •ИМПУЛЬСНЫЕ УСТРОЙСТВА НА ТИРИСТОРАХ
мента) сигнал приобретает значение Q = 0 и поступает на вход второго элемента. Второй элемент срабатывает через
время /с и на выходе Q сигнал становится равным единице. Таким образом, новое состояние устойчивого равновесия
устанавливается в |
триггере |
через время задержки t3 = |
= 2tc относительно |
момента |
появления сигнала R* = 1. |
Для устойчивого функционирования триггера необходимо обеспечить на входе сигнал, длительностью не менее /„ min ^ ^ 2/с. На практике разрешающее время триггера выби рают /раз = 3/с и соответственно, допустимая частота сле
дования запускающих сигналов /шах = 6£с •
21.1.3. Синхронизируемый RS -триггер
Синхронизируемый (тактируемый) /^S-триггер отлича ется от асинхронного наличием дополнительных входных логических схем, первые входы которых объединены и на них подаются синхронизирующие (тактовые) сигналы «С». Вторые входы являются информационными и на них пода
ются управляющие сигналы R |
и S. |
На рис. 21.3, а и 21,3, б показаны |
функциональные схе |
мы, а на рис. 21.3, в — условное обозначение синхронных Я S-триггеров на логических элементах И—НЕ. Триггер ная часть схемы выполнена на элементах ЛЗ (DD3) и Л4 (DD4). Управляющие сигналы на эту часть схемы можно по дать только при наличии тактового импульса, т. к. в против-
Рис. 21.3. Функциональные схемы и условные обозначения синхрони зирующих /^-триггеров \
Та б л и ц а |
4. Таблица переходов |
ном случае |
схемы совпаде |
|||||||||
синхронного Д£-триггера на |
|
|||||||||||
логических интегральных |
|
ния |
JI\(D D l)u |
JI2(DD2) |
||||||||
микросхемах И—НЕ |
|
|
не изменяют своего состоя |
|||||||||
|
|
S |
Q1 | |
|
ния при любой комбинации |
|||||||
с |
R |
Q l + I |
сигналов R и S. Запрещен |
|||||||||
0 |
0 |
0 |
0 |
0 |
ная |
комбинация сигналов |
||||||
для схемы этого типа R = |
||||||||||||
|
|
|
|
|
||||||||
0 |
0 |
0 |
1 |
1 |
= S = |
С = |
1. |
Рассматри |
||||
|
|
|
|
|
ваемый триггер описывает |
|||||||
0 |
0 |
1 |
0 |
0 |
ся |
|
характеристическим |
|||||
0 |
0 |
1 |
1 |
1 |
уравнением |
Q'+1 = S tCt + |
||||||
+ Q t ( R / |
+ |
Сг). |
Таблица |
|||||||||
|
|
|
|
|
||||||||
0 |
1 |
0 |
0 |
0 |
переходов |
показана |
в |
|||||
табл. 4. |
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
||||
0 |
1 |
0 |
1 |
1 |
|
В данной схеме задерж |
||||||
|
|
|
|
|
ка установления выходных |
|||||||
0 |
1 |
1 |
0 |
0 |
сигналов, относительно мо |
|||||||
|
|
|
|
|
мента подачи тактового им |
|||||||
0 |
1 |
1 |
1 |
1 |
пульса, также не более |
3tQ |
||||||
1 |
0 |
0 |
0 |
|
и |
поэтому |
минимальная |
|||||
0 |
длительность входного им |
|||||||||||
1 |
0 |
0 |
1 . |
1 |
пульса /и mm = 3tc и разре |
|||||||
шающее |
время |
<Раз = |
3/с. |
|||||||||
1 |
0 |
1 |
0 |
1 |
Длительность |
задержки |
||||||
должна |
быть больше мак |
|||||||||||
|
|
|
|
|
||||||||
1 |
0 |
1 |
1 |
1 |
симального |
периода следо |
||||||
|
|
|
|
|
вания |
входных импульсов. |
||||||
1 |
1 |
0 |
0 |
0 |
Аналогично |
рассмотренно |
||||||
|
|
|
|
|
му |
выше |
функционирует |
|||||
1 |
1 |
0 |
1 |
0 |
синхронизируемый |
R S - |
||||||
1 |
1 |
|
|
|
триггер, |
выполненный |
на |
|||||
1 |
0 |
— |
элементах |
ИЛИ — НЕ |
||||||||
1 |
1 |
1 |
1 |
|
(рис. |
21.3, |
г). |
Условное |
||||
— |
обозначение триггера пока |
зано на рис. 21.3, а. Запр^- щенная комбинация входных сигналов для такого триггера R = S = С = 0.
21.1.4. Т-триггер
Г-триггеры выполняются на основе ^ S -триггеров. Счет ный вход организуется при помощи микросхем типа И НЕ. Состояние триггера изменяется на противоположное
Рис 21 4 функциональная схема и условное обозначение Г-триггера
Рис. 21.5. Функциональные схемы и условные обозначения двухсту пенчатого Т-триггера
в |
соответствии с |
характеристическим |
уравнением |
Q/+1 = |
||||||||
= |
QfT* + |
Q ' T ' . |
|
|
|
|
|
|
|
|||
|
Простейшая функциональная схема Т-триггера и его |
|||||||||||
условное |
обозначение |
приведены на |
Т а б л и ц а 5. Таблица |
|||||||||
рис. 21.4, |
а |
и 21.4, б. Схема |
21.4, в |
|||||||||
состоит из двух |
элементов |
И—НЕ |
переходов |
Г-три* гера |
||||||||
(DD1 H DD2), двух элементов задерж |
/ |
Q' |
Q,+ l |
|||||||||
ки (DD3 и DD4) и /^S-триггера (DD5). |
|
|
|
|||||||||
Таблица переходов Т-триггера пока |
0 |
0 |
0 |
|||||||||
зана |
в табл. |
5. Элементы |
задержки |
1 |
|
|
||||||
DD3 и DD4 необходимы для |
того, что |
0 |
1 |
|||||||||
бы |
исключить ложное |
срабатывание |
0 |
1 |
1 |
|||||||
схемы за счет обратной связи. |
|
|||||||||||
|
На |
рис. |
21.5, |
а |
представлена |
1 |
1 |
0 |
||||
схема |
двухступенчатого |
Т-триггера. |
||||||||||
|
|
|
Т-триггер может быть построен также на двух такти руемых /^S-триггерах (рис. 21.5, б). В этой схеме необхо димость в элементах задержки отпадает. Такой триггер называется двухступенчатым. Условное обозначение схемы показано на рис. 21.5, в.
Существует целый ряд разновидностей Т-триггеров с дополнительными входами, которые придают Т-трштеру дополнительные свойства. Г-триггеры различного типа ши роко применяются в устройствах управления ЦВМ, при построении многоразрядных счетчиков и др.
21.1.5. Д-триггер
Д-триггеры имеют один информационный вход и реализу ют логическую функцию, описываемую характеристическим
уравнением Q*+1 — D1, т. е. информационное значение сиг
|
|
|
|
|
нала на выходе Q в момент (/ + |
|||||
Таблица |
6. Таблица |
|
+ 1) соответствует информацион- |
|||||||
переходов д-триггера |
|
ному значению сигнала на входе |
||||||||
с |
D |
Q* |
Q*+l |
Д в предыдущий момент t. |
|
|||||
Обычно интегральные Д-триг |
||||||||||
0 |
0 |
0 |
|
0 |
геры тактируемые и функциони |
|||||
|
руют согласно таблице переходов |
|||||||||
|
|
|
|
|
||||||
0 |
0 |
1 |
|
1 |
(табл. |
6). |
Характеристическое |
|||
0 |
1 |
0 |
|
0 |
уравнение такого триггера имеет |
|||||
|
вид Q'+1 = C‘Ql + |
С* D‘. Из это- |
||||||||
0 |
1 |
1 |
|
1 |
го уравнения следует, что инфор |
|||||
|
мация, поступающая на вход Д, |
|||||||||
1 |
0 |
0 |
|
0 |
записывается в триггер |
только |
||||
|
при наличии тактирующего (син |
|||||||||
1 |
0 |
1 |
|
0 |
хронизирующего) сигнала. |
|
||||
|
На рис. 21.6, а |
представлена |
||||||||
1 |
1 |
0 |
|
1 |
схема |
одноступенчатого |
такти |
|||
|
руемого |
Д-триггера, |
а |
на |
||||||
|
|
|
|
|
||||||
1 |
1 |
1 |
|
1 |
рис. 21.6, б — его условное обо |
|||||
|
|
|
|
|
значение. |
|
|
|
|
|
того |
тактируемого |
|
Вариант схемы двухступенча |
|||||||
Д-триггера показан на |
рис. 21.6, |
в, |
||||||||
а его |
условное |
обозначение — на рис. 21.6, |
г. |
|
|
Как нетрудно убедиться, в тактируемом Д-триггере за писанная информация появляется на выходе только после окончания тактирующего сигнала и может быть использова-
Рис. 21.6. Функциональные схемы и условные обозначения Д-триггера
на в момент прихода следующего тактирующего импульса. По этой причине Д-триггер называют элементом задержки на такт.
21.1.6. J /(-триггер
.//(-триггер относится к универсальным триггерным схе мам на интегральных логических элементах, .//(-триггер имеет два информационных входа J и К и описывается^ ха
рактеристическим уравнением Полная таблица переходов JK- триггера имеет вид табл. 7.
При J = К = 1 триггер пере ключается в новое состояние устойчивого равновесия, проти воположное предыдущему. Во всех остальных случаях триггер функционирует как /^-триггер, в котором функцию входа S вы полняет вход J , а входа R — вход /(.
В настоящее время широкое распространение получили инте гральные тактируемые JK-триг геры, условное обозначение кото рых представлено на рис. 21.7, а. Очевидно, что если комбинация входных сигналов J = К = 1 никогда не появляется, то
Q'+1 = |
К* + |
Ф + |
J rQ‘ |
Т а б л и ц а |
7. Таблица |
||
переходов JK -три! гера |
|||
с |
к |
Q' |
Q'-H |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
,//<■-триггер работает, как синхронный ^ S -триггер. При объе динении входов J и К образуется тактируемый Т-триггер (рис. 21.7, б).Объединение входов J и К через инвентор (рис. 21.7, в) позволяет получить Д-триггер.
Функциональная схема одного из типов тактируемого УД-триггера, выполненного на элементах И—НЕ пред ставлена на рис. 21.8. Во время действия тактового им пульса С = 1 информация, определяемая входными сигна-
а |
5 |
в |
Рис. 21.7. Условное обозначение триггеров на основе У/С-триггсра
Рис. 21.8. Функциональная схема У/(-триггера
лами на входах У и Д, записывается в триггер DD5, а по окончании тактового импульса С = 0 информация перепи сывается в триггер DD6.
Пусть, например, в исходном состоянии Ql = 1; Q1 =
= 0; Q = 0; <2=1, а на входы поданы сигналы J = 0, К = 1, С = 0. Очевидно, что до тех пор пока С — 0, эле менты DD1 и DD2 закрыты (51 = R 1 = 1) и никаких из менений в схеме не происходит.
При подаче синхронизирующего импульса С = 1 на выходе элемента DD2 появляется сигнал Д1 = 0, который
переключает триггер DD5 в состояние Q1 = 0; Ql = 1. Одновременно происходит закрывание элементов DD3 и DD4 (S2 = R2 = 1). По окончании действия тактового импульса С = 0 на выходах S1 и RI образуются сигналы 51 = Д1 = 1. Элемент DD4 при этом отпирается и на его выходе образуется сигнал R2 = 0, переключающий триг
гер DD6 в состояние Q = 0 и Q = 1. Процесс переключения УК-триггера при других сигналах на входе аналогичен.
Рассмотренные схемы не исчерпывают всех вариантов построения и функционирования триггеров на интеграль ных логических микросхемах. Более детальное их рассмот рение можно найти в соответствующей литературе.
21.2. МУЛЬТИВИБРАТОРЫ
Мультивибраторы на основе логических интегральных микросхем применяются для генерирования вспомогатель ных импульсов в логических устройствах. Стремление к уменьшению числа разновидностей интегральных микро схем, используемых в электронной аппаратуре, определя ет целесообразность создания и применения мультивибра торов подобного типа.
21.2.1. Автоколебательный мультивибратор
Вариант схемы самовозбуждающегося мультивибратора на интегральных логических микросхемах и диаграммы на пряжений, поясняющие его работу, представлены на рис. 21.9, а, 21.9, б соответственно.
Рис. 21.9 Функциональные схемы и временные диаграммы напряжений автоколебательного мультивибратора на интегральных логических микросхемах
Схема имеет два состояния квазиустойчивого равнове сия: в одном состоянии DD1 открыт, a DD2 — закрыт, а в другом наоборот.
Пусть, например, схема DD 1 закрыта (находится в еди ничном по выходу состоянии), a DD2 — открыта. При этом
конденсатор С2 заряжается выходным током DD1, проте кающим через резистор R2. Напряжение UN на входе схемы DD2 положительно, что удерживает DD2 в открытом состоянии (на выходе DD2 существует сигнал, соответст вующий уровню логического нуля). Конденсатор С1, за ряженный в предыдущем цикле, разряжается через выход ной транзистор схемы DD2 и резистор R 1. В результате чего на входе схемы существует отрицательное напряжение UM, удерживающее DD 1 в закрытом состоянии.
По мере заряда конденсатора С2 ток заряда убывает
иуменьшается падение напряжения UN на резисторе R2.
Вмомент достижения напряжением UN уровня порога сра батывания схемы Uпор схема DD2 начинает закрываться. Положительное приращение напряжения через конденса
тор С1 поступает на вход схемы DD 1, открывая последнюю. В результате, в схеме развивается лавинообразный процесс опрокидывания, заканчивающийся установлением нового состояния неустойчивого равновесия: открывание схемы DD 1 и запирания схемы DD2.
R] |
Теперь будет заряжаться |
конденсатор С1 через резистор |
||||||
и разряжаться конденсатор С2. Таким образом, в схеме |
||||||||
возникает процесс автоколебаний. |
Т = |
/Hi + |
tu2. |
Обычно |
||||
R\ |
Период |
автоколебаний |
равен |
|||||
= R2 = |
R и С\ = С2 = |
С. Поэтому |
tH\ = |
/и2 |
= |
а |
Т2/и.
Длительность импульса /и в этом случае определяется как
U = С (R + /?вых) In - ^ x-max- , |
(21.1) |
u nop
где Яоых — выходное сопротивление закрытой микросхемы; тау— максимальное напряжение на входе открытой ми
кросхемы.
В рассмотренной схеме может возникнуть такое состоя ние, когда с включением источника птачия напряжение пи тания будет нарастать относительно медленно, заряд кон денсаторов будет происходить медленно при небольших токах и падение напряжения ни на одном из резисторов R 1 и R2 не превысит уровня Unор. Тогда обе схемы окажут ся в закрытом состоянии и автоколебания в схеме не возбу дятся. В этом случае возникает необходимость подачи за пускающего импульса от постороннего источника на вход одной из схем для перевода этой схемы в открытое состоя ние. Таким образом, схема рис. 21.9, а-работает в режиме жесткого самовозбуждения.
Мягкое самовозбуждение может быть обеспечено допол нением схемы еще двумя логическими элементами типа И — НЕ (рис. 21.9, в). Как нетрудно убедиться, если обе схемы DD1 и DD2 в начальный момент окажутся закрыты ми, то за счет обратной связи схема DD 1 откроется и в муль тивибраторе возникнут автоколебания.
21.2.2.Автоколебательный мультивибратор
содной времязадающей цепью
Применение одной времязадающей цепи облегчает пере стройку частоты генерируемых колебаний. Функциональ ная схема мультивибратора, выполненного на элементах И—НЕ приведена на рис. 21.10, а. Собственно мульти вибратор выполнен на элементах DD 1 и DD2. Микросхема DD3 служит для исключения влияния нагрузки на режим
R
а
Рис. 21.10. Функциональная схема и временные диаграм мы напряжений автоколеба тельного мультивибратора с одной времязадающей цепью
мультивибратора. На рис. 21.10. б показаны диаграммы напряжений, поясняющие работу схемы мультивибратора.
Мягкий режим самовозбуждения обеспечивается вклю чением резистора R времязадающей цепи между входом и выходом элемента DD 1, что создает линейную обратную связь при подключении схемы к источнику питания. Тог да, в начале возникновения автоколебаний, элемент DD 1 работает в линейном режиме и реагирует на изменение на пряжения на его входе при заряде или разряде конденсато ра С. В результате, DD 1 либо открывается, либо закры вается.
Ток заряда — разряда конденсатора С протекает через резистор R между выходами элементов DD1 и DD2. При достижении напряжением UA на входе DD 1 уровня порога